ПЭВМ "Ириша". Модуль процессора (МП-ВМ80).

Предлагаю в данной теме рассматривать и обсуждать, всё что касается модуля процессора для ПЭВМ "ИРИША", "ИРИША-Л" и "ИРИША-М".


Красная книга о ПЭВМ "Ириша-Л".
В книге есть ошибки, не забываем об этом.

В. Н. Барышников и др. Персональный компьютер «Ириша» . (1990г.) Скачать



В книге дано подробное описание ПЭВМ "Ириша-Л", созданной на базе микропроцессорного комплекта, серии КР580. Приведены чертежи печатных плат, методика отладки основных элементов компьютера и другие сведения, необходимые для самостоятельного изготовления данной ПЭВМ квалифицированными радиолюбителями. Полезны также описания системного программного обеспечения и примеры отдельных прикладных программ.
Для широкого круга радиолюбителей и специалистов и энтузиастов.


Вот как мой модуль процессора (МП) выглядит на данный момент:

00: 70 FA F9 F8 B0 FA F9 F8 FB FA F9 F8 FB FA F9 F8
10: FB FA F4 F5 FB FA F4 F5 FB FA F6 F7 FB FA F6 F7

Прошивка BOOTM.

Объём 8 Кбайт. Прошивается в микросхему К573РФ4 или К573РФ6. Также имеющих объём 8 Кбайт. Устанавливается в панельку в качестве D34. Находится в адресном пространстве: 0000H - 1FFFH


Прошивка BOOT.

Объём 2 Кбайт. Прошивается в микросхему К573РФ2 или К573РФ5. Также имеющих объём 2 Кбайт. Устанавливается в панельку, со смещением и соответствующим переставлением перемычки, в качестве D34. Находится в адресном пространстве: 0000H - 07FFH.



.

Модуль процессора (МП) является одним из основных модулей ПЭВМ "Ириша-М". Он не имеет собственного ОЗУ и устройства для отображения информации, поэтому для его работы необходим, как минимум, модуль контроллера графического дисплея (МКГД), совмещённого с ОЗУ. Взаимодействие модулей осуществляется через системную магистраль. В модуле процессора (МП) находится собственно процессор КР580ВМ80А, являющийся "сердцем" модуля процессора.

А также средства для взаимодействия его с системной магистралью, ПЗУ ёмкостью 8...16 Кбайт, интерфейс клавиатуры, универсальный параллельный интерфейс, последовательный интерфейс для работы с локальной сетью, синтезатор звука и двухканальный игровой адаптер. Принципиальная электрическая схема модуля процессора (МП) приведена на рис. 4 и рис. 5.

Схема модуля процессора. Рис. 4.

Схема модуля процессора. Рис 5.

Рассмотрим структуру модуля процессора более подробно.
Его функциональная схема показана на рис. 6.

Функциональная схема модуля процессора. Рис. 6.

Модуль процессора имеет свою локальную магистраль, через которую происходит обмен информацией между отдельными узлами, расположенными на его плате. Локальная магистраль образована из сигналов, вырабатываемых микропроцессором (КР580ВМ80А). Они буферизованы по шине данных усилителями в составе БИС системного контроллера (D30), а по шине адреса - микросхемами D27 - D29 (К155ЛП10). Введение в схему буферных усилителей позволяет подключать непосредственно к локальной магистрали, сверх основных схем, расположенных на плате, ряд дополнительных устройств. Они подключаются через технологические разъёмы Х5 типа DIP16 и Х6 типа ГРПМ1-31ГП2-В, на которые выведены сигналы локальной магистрали и ряд внутренних сигналов управления. Локальная магистраль отделена от системной буферными усилителями с тремя состояниями на выходе (D38, D39, D40.2, D41.1, D42 - D44). Это позволяет, при необходимости, отключать модуль процессора от системной магистрали.

Узел процессора.

Основу узла процессора составляет микропроцессор КР580ВМ80А (D26) со схемами обрамления КР580ГФ24 (D21 - тактовый генератор) и КР580ВК28 (D30 - системный контроллер). Микропроцессор работает с тактовой частотой 1,7777 МГц, получаемой в тактовом генераторе из опорной частоты ПЭВМ 16 МГц, стабилизированной кварцевым резонатором (КР1). Сигналы опорной (CLC) - от D40.1 и тактовой частоты (CLCФ2) - от D41.2 процессора используются другими модулями, подключаемыми к системной магистрали. В частности, частота 16 МГц необходима для работы модулей графического контроллера и контроллера накопителя на гибких магнитных дисках (КНГМД). Узел процессора, кроме сигналов синхронизации IOR, IOW, MR, MW, вырабатываемых системным контроллером, формирует сигналы выборки памяти или устройств ввода/вывода IO/M (D31, D32.1), чтения/записи R/W (D31, D41.1), строба обмена TE (D16.1, D16.2, D40.2). Последние три сигнала необходимы для работы с системной магистралью. Кроме того, в состав узла входит схема формирования сигнала подтверждения захвата магистрали BUSEN (D32.2, D18.6, D41.2).

Для синхронизации обмена информацией между узлом процессора, внешними устройствами и памятью используется сигнал готовности RD, который поступает в микропроцессор (вывод 23) через ИС тактового генератора. В отсутствии этого сигнала микропроцессор ожидает завершения операции обмена необходимое число тактов. Сигнал готовности READY используется для организации режима асинхронного обмена по системной магистрали, откуда он поступает в микропроцессор через ИС D36.3, D4.2, D20.4, D21, и для пошагового исполнения команд во время наладки и ремонта. В этом случае он поступает в микропроцессор от разъёма Х5 (сигнал STEP) через элементы D4.2, D20.4, D21 или от разъёма Х7 (сигнал NOTRD) через D4.2, D20.4, D21. Возможны два варианта исполнения программ по шагам: первый, когда останов происходит на каждом шаге программы (в этом случае используется сигнал STEP от разъёма Х5), во втором останов происходит на каждом цикле обращения к системной магистрали. В этом случае используется сигнал NOTRD от разъёма Х7. Внутренние устройства модуля, включая ПЗУ, работают с микропроцессором синхронно без использования сигнала их готовности, что позволяет в значительной степени компенсировать неудобства, возникающие из-за неопределённого времени исполнения команд при асинхронном способе обмена. При обращении к внутренним узлам модуля вырабатывается сигнал IDS (НД1, D19), который используется при формировании сигнала RD (D20.3, D20.4, D21) для микропроцессора. Сигнал IDS (D32.4) используется также для отключения схем модуля процессора от системной магистрали на время, когда она ему не нужна. (На схеме сигнал IDS ошибочно изображён не инверсным).

Модуль процессора имеет возможность работать без взаимодействия с системной магистралью ПЭВМ. Освобождение магистрали производится процессором по получении сигнала требования на захват BUSRQ с соответствующей линии системной магистрали через ИС D18.4, D17.1. На аппаратном уровне без вмешательства программы генерируется сигнал подтверждения захвата магистрали BUSEN из сигнала HLDA микропроцессора схемой на элементах D32.2, D18.6, D41.2. Такой способ захвата эффективен, когда устройство, требующее магистраль, занимает её на короткое время. Когда требуется освобождение на значительный промежуток времени и необходимо, чтобы модуль процессора продолжал работу со своими аппаратными средствами (например, реагировал на коды, получаемые от клавиатуры), полезным оказывается отключение по команде установки логической еденицы на выходе PC4 порта С БИС ППА. Сигнал BUSRQ в таком режиме не влияет на работу микропроцессора (через элемент D18.2 блокируется триггер D17.1, вырабатывающий сигнал HOLD для микропроцессора), а магистраль отключена элементом D32.3. Сигнал BUSRQ в этом случае может быть проанализирован программно будучи принятым через мультиплксор D6 и порт в БИС ППА (D11).

При выполнении операции "Сброс" за счёт того, что все порты БИС ППА переводятся в режим ввода информации, на выводе PC4 устанавливается высокий уровень , что, в свою очередь, приводит к отключению модуля от системной магистрали элементом D32.2. Таким образом, при старте модуль работает автономно (без связи с системной магистралью) до момента передачи соответствующей команды в БИС ППА.

Схема узла прерываний. Рис. 7.

В модуле процессора реализована 8-уровневая система прерываний. Аппаратно она базируется на БИС контроллера прерываний КП - КР580ВН59 (D45) (рис. 7.). Из восьми входов запроса прерываний три, с наиболее высоким приоритетом, используются от схем внутри модуля, остальные пять поступают с соответствующих линий системной магистрали ( сигналы INT1 и I2 - I5 через элементы D18.3 и D36). Наивысшим приоритетом обладает сигнал прерывания ITIMER, вырабатываемый БИС программируемого таймера ПТ - КР580ВИ53 (D25). Он используется для организации работы программ, требующих привязки к реальному масштабу времени. Сигналы прерывания IKBD от ИС D37 и IUART от ИС D9 сообщают процессору о том, что от клавиатуры или по каналу последовательного интерфейса принят байт информации и требуется его обработка.


Модуль процессора позволяет работать с устройствами внутренней и внешней памяти, объщий объём которой превышает 64 Кбайт, непосредственно адресуемой микропроцессором. Для управления расширенной памятью в состав внутренних устройств модуля включён двухбитный регистр, организованный как часть порта С БИС (D11) программируемого периферийного адаптера (ППА) КР580ВВ55 (см. рис. 8.).

Схема узла управления расширенной памятью. Рис. 8.

Выходные сигналы этого регистра PC2, PC3 и три старших разряда адресной шины микропроцессора (А13 - А15) поступают на входы ПЗУ (D22) преобразователя адресов. Выходная информация ПЗУ используется для формирования 18-разрядного адреса в системной магистрали и для управления включением внутренних ПЗУ (D33, D34). Использование ПЗУ типа К155РЕ3 позволяет иметь четыре различные карты распределения памяти при минимальном размере сегмента 16 Кбайт. Минимальный размер сегмента внутреннего ПЗУ - 8 Кбайт. На физическом уровне такой узел позволяет адресовать 256 Кбайт памяти, однако реально из-за необходимости организации областей связи между частями программы этот объём несколько меньше. Кодировка ПЗУ управления памятью (К155РЕ3) определяется требованиями программного обеспечения.

При начальном старте, а также при получении сигнала RESET с помощью схемы начального пуска (D14) принудительно включается нулевая карта распределения памяти. Порт С БИС ППА при этом включается на ввод информации и сигналы PC2 и PC3 удерживаются низким уровнем с помощью элементов с открытым коллектором D14.3 и D14.4 путём подачи логической еденицы на их входы от триггера, образованного элементами D14.1 и D14.2. Триггер удерживает логическую единицу до момента первой записи в БИС ППА, которая обычно производится при инициализации ПЭВМ, при этом вырабатывается строб (сигнал PIOS), сбрасывающий этот триггер, и выходы PC2 и PC3 БИС ППА освобождаются. Общее требование к ПЗУ управления памятью состоит в том, чтобы при включении ПЭВМ в начальных адресах памяти находилось внутреннее ПЗУ модуля, содержащее программы начального старта.

Модуль процессора имеет две розетки для установки микросхем ПЗУ (D33, D34). Схема этого узла выполнена таким образом, что позволяет монтировать микросхемы различной информационной ёмкости. Для применения РППЗУ типа К573РФ4 необходимо применять 28-ми контактные розетки. Минимальный комплект состоит из двух микросхем РППЗУ типа К573РФ2 или К573РФ5 ёмкостью 2 Кбайт. Дальнейшее наращивание объёма ПЗУ может производиться заменой на микросхемы типа К573РФ41, К573РФ4 или К573РФ6.

     На плате модуля процессора имеются специальные перемычки П1 и П2, с помощью которых назначается тип используемых в каждой розетке РППЗУ. Смысл коммутации их состоит в том, чтобы обеспечить подключение к выводу 23 розетки уровня логической еденицы в случае применения микросхем типа К573РФ2 или К573РФ5 (для них этот вывод является входом VPP) или сигнала А11 для К573РФ4.


Периферийные узлы, расположенные на плате модуля процессора,обеспечивают функционирование ПЭВМ в минимальном комплекте. Большинство узлов выполнено на базе БИС микропроцессорного комплекта МПК КР580. В таблице 1 приведены адреса внутренних устройств модуля с кратким описанием их назначения. Дешифрация сигналов выборки для БИС, применяемых во внутренних периферийных узлах, производится с помощью микросхем D23 (сигналы KUS, TS, ICS, PIOS) и D20.1, D20.2, D24.4 (сигналы USARTS и KBDS). Сигналы DS1 - DS3 зарезервированы для дальнейших расширений модуля, но, при необходимости, они могут быть использованы пользователем для своих задач.

Адреса внутренних устройств модуля процессора. Таблица 1.

Описание работы узлов модуля процессора полезно начать с функций БИС ППА КР580ВВ55,поскольку эта микросхема используется в работе многих из них (рис. 10). БИС ППА состоит из трёх регистров - портов, которые могут работать как на ввод, так и на вывод информации.

Функции БИС КР580ВВ55 в модуле процессора. Рис. 10.

В данной конкретной реализации порт А может использоваться как для ввода, так и для вывода данных, порт В - только для ввода, а порт С - только для вывода. Выходы порта С используются для управления работой внутренних схем модуля. БИС ППА имеет возможность изменять состояние отдельных выводов порта С при помощи специальных команд, передаваемых в регистр управления. На входе порта В для расширения возможностей по объёму вводимой информации установлен мультиплексор на осноме ИС К555КП13 (D5, D6), одновременно выполняющий функции входного буфера и защёлки на время ввода. Управление мультиплексором осуществляется выходным сигналом PC7 порта С ППА через инвертор D2.3. Назначение и функции входов и выходов ППА приведены в таблице 2.

Функции входов и выходов БИС ППА КР580ВВ55. Таблица 2.



Алфавитно-цифровая клавиатура подключается к модулю процессора через разъём Х9. Восемь информационных сигналов (КВ0 - КВ7) поступают на входы приёмного регистра, выполненного на ИС К589ИР12 (D37). При нажатии на клавишу клавиатура вырабатывает код, стробируемый сигналом STB (активный низкий уровень), рис. 11. По фронту сигнала STB от элемента D7.1 взводится внутренний тригер прерывания приёмного регистра в ИС D37, устанавливается сигнал готовности и прерывания IKBD (D8.4), с помощью которого указывается, что во входном регистре находится код принятого символа. Таким образом, заполнение приёмного регистра контролируется анализом сигнала прерывания через БИС контроллера прерывания (D45) или бита D7 байта состояния, считываемого из порта В БИС ППА (канал В входного мультиплексора D6).



Интерфейс клавиатуры. Рис. 11.

После считывания из регистра принятого символа сигнал IKBD сбрасывается и схема готова к приёму нового кода. Кроме того, узел вырабатывает сигнал IBF, который передаётся назад в клавиатуру и указывает ей, что входной буфер модуля заполнен и новый код не может быть принят. После считывания кода из приёмного регистра снимается также и сигнал вырабатывает сигнал IBF (D8.3, D8.4), указывающий клавиатуре о возможности передачи в микропроцессор следующего кода. Кроме указанных сигналов клавиатура должна вырабатывать потенциальный сигнал RES (активный низкий уровень), из которого формируется сигнал RESET (D7.2, D7.3) для внутренних схем модуля и сигнал RESET (D8.5) - для внешней магистрали. Схема составленная из элементов VD12, R38, C21, обеспечивает получение сигнала RESET при включении питания.

Интерфейс допускает подключение к ПЭВМ "Ириша-М" пока трёх клавиатур, две из них будут описаны здесь, а также выпускавшуюся серийно советской промышленностью, но к сожалению давно снятой с производства из-за развала Советского Союза, клавиатуру 15ВВВ-97-006.

Первые две клавиатуры отличаются принципом работы, в первом варианте клавиатура вырабатывает код символа (кодировка КОИ-8 ) на каждое нажатие клавиши, во втором - вместо кода символа передаётся 10 байт информации о состоянии всего поля клавиш, а коды символов получаются в результате программной обработки полученной информации. При включении ПЭВМ стартовая программа проверяет состояние сигнала EX1 и настраивает программу обслуживания клавиатуры на соответствующий вариант.



Последовательный интерфейс (рис. 12) предназначен для организации межмашинной связи, подключения стандартных дисплейных устройств и для работы с магнитофоном, используемым для записи программ и данных. Интерфейс имеет два канала обмена. Канал 1 построен на базе БИС КР580ВВ51 (D9). Канал 2 реализуется программно: по выводу - за счёт манипуляций с выходом РА7 порта А БИС ППА (D11) через буферный элемент D12 (сигнал DP7), а по вводу - обработкой сигнала SIOS поступающего через мультиплексор D5 на вход PB3 порта В в БИС ППА. Сигналы DP7 и SIOS канала 2 и сигналы канала 1 после соответствующей буферизации с помощью микросхем D7.4 - D7.6, D8.1, D8.2, и D10.1 - D10.4 выведены на общий разъём последовательного интерфейса Х4 (см. рис. 4) типа РГ1Н-1-5. Входные и выходные сигналы на этом разъёме соответствуют стандартным ТТЛ-уровням. Между выходом последовательного интерфейса модуля и конкретным используемым устройством должен быть включён промежуточный адаптер. Обычно такой адаптер состоит из двух-трёх микросхем буферных усилителей. При организации локальной сети схема адаптера монтируется в разъёмах кабелей для соединения машин. Использование вынесенных из модуля промежуточных адаптеров позволяет учитывать специфику работы подключаемых к этому каналу устройств. В минимальной конфигурации ПЭВМ к разъёму последовательного интерфейса подключается адаптер для работы с магнитофоном.

Скорость обмена в 1 канале задаётся путём программирования БИС КР580ВВ51 и канала 0 БИС КР580ВИ53. Этот канал используется в качестве программируемого делителя частоты и из тактовой частоты Ф2TTL, равной 1,7777 МГц, вырабатывает необходимую частоту для каналов приёмника и передатчика БИС КР580ВВ51. Для задания максимальной скорости обмена, равной 9600 бод (бит/с) при программировании БИС КР580ВВ51 в режиме входной частотной синхронизации приёмника и передатчика, в 16 раз большей скорости обмена, указанный канал программируемого таймера должен работать делителем частоты на 11,57. Поскольку дробные коэффициенты деления задать не возможно, он устанавливается равным 12. Это приводит к отклонению скорости относительно стандартной на 3,7%, что допустимо в асинхронном режиме работы. При более низких скоростях обмена это отклонение ещё меньше.


Канал 2 - менее скоростной. Реально он может подднрживать скорость обмена только до 1200 бод (байт/с). Поскольку все временные соотношения задаются программно, время исполнения команд должно быть строго определённым. Выполнение этого требования возможно только в том случае, если программа записана в системном ПЗУ модуля, которое работает синхронно с микропроцессором. Канал 2 используется для работы с магнитофоном, в нём так же, как и в канале 1, задействована часть БИС КР580ВВ51 (D9). Специальная программа, содержащаяся в системном ПЗУ, позволяет записывать и считывать программы, текстовые файлы и блоки данных.

фото обратной стороны модуля процессора (МП) ПЭВМ ИРИША-М версии 1.0 (МП_Ириша-М_ver1.0):



Вот пока, отвлекусь от сборки МКГД и опишу разъёмы применяющиеся в модуле процессора (МП).

Х1 -


Х2 - ОНЦ-ВГ-4-5/16Р (розетка)



Основные параметры:
Серия --------------------------------------------------- ОНЦ
Функциональное назначение ---------------------------- розетка
Способ монтажа ---------------------------------------- пайка на кабель
Форма контактов ---------------------------------------- прямые
Количество контактов ----------------------------------- 5
Материал изолятора ------------------------------------- полистирол
Сопротивление изолятора не менее,МОм ----------------- 1000
Покрытие контактов ------------------------------------- химникель
Сопротивление контактов не более,Ом ------------------ 0.01
Максимальный ток, не более,А --------------------------- 2
Рабочее напряжение ,В ---------------------------------- 34
Рабочая температура,оС --------------------------------- (-50...80)
Производитель ------------------------------------------- Россия

Ответная часть, это ОНЦ-ВГ-4-5/16В (вилка) на кабель.




Х3 - см. Х2 - одинаковые. ОНЦ-ВГ-4-5/16Р (розетка)


Х4 - РГ1Н-1-5 (розетка)

РГ1Н-1-5 (Климатическое исполнение: УХЛ2.1)


РГ1Н-1-5-В (Климатическое исполнение: В2.1)


Как Вы наверное заметили имеется два вида исполнения данных разъёмов, первый имеет матерриал изолятора в виде синей пластмассы, второй более надёжный и устойчивый к температурным изменениям, изготовленный из карболита.

Основные параметры: (для ...... - В).
Серия --------------------------------------------------- РГ1Н
Функциональное назначение ---------------------------- розетка
Способ монтажа ---------------------------------------- пайка на кабель
Форма контактов ---------------------------------------- прямые
Количество контактов ----------------------------------- 16
Материал корпуса --------------------------------------- металл
Материал изолятора ------------------------------------- карболит
Сопротивление изолятора не менее,МОм ----------------- 1000
Покрытие контактов ------------------------------------- химникель
Сопротивление контактов не более,Ом ------------------- 0.01
Рабочий ток,А -------------------------------------------- 5
Рабочее напряжение ,В ----------------------------------- 400
Рабочая температура,оС ---------------------------------- (-60...85)
Производитель ------------------------------------------- Россия


Х5 - DIP16 (SCS-16) (Обычный импортный, для него потребуется ответная часть - DIP16 на шлейф). На данный момент из того, что имеется в продаже самый оптимальный и надёжный вариант.

DIP16 (SCS-16) панель 16 контактов


DIP16 (разъём на шлейф)


Зазъёмы имеют дюймовую систему отсчёта, из-за чего расстояние между выводами составляет не 2,5 мм, как у всех нормальных людей, а 2,54 мм. То есть на 0,04 мм больше, но как показала практика всё прекрасно вставляется, а небольшое подгибание выводов у панелек с 40 контактами, как Вы наверное прекрасно понимаете на качестве работы никак сказаться не может, так как при запайке в печатную плату, качество зависит от качества пайки, а не от того под каким углом контакты входят в отверстия на печатной плате.


Х6 - ГРПМ1-31ГП2-В (розетка)




Х7 - просто штырёк, например, от материнской платы с небольшим квадратным основанием из пластмассы в основании. Думаю тут всё и так понятно.


Х8 - ГРПМ1-61ШУ2-В (вилка)

Разъёмы которые я встречал имеют различный цвет изолятора:




Основные параметры:
Серия --------------------------------------------------- ГРПМ
Функциональное назначение ---------------------------- вилка
Способ монтажа ----------------------------------------- пайка на плату
Форма контактов ---------------------------------------- угол 90о
Количество контактов ----------------------------------- 61
Материал корпуса --------------------------------------- карболит
Материал изолятора ------------------------------------- карболит
Сопротивление изолятора не менее,МОм ----------------- 5000
Покрытие контактов ------------------------------------- серебро
Сопротивление контактов не более,Ом ------------------- 0.008
Рабочий ток,А -------------------------------------------- 2
Максимальное напряжение не более,В -------------------- 250
Рабочая температура,оС ---------------------------------- (-60...100)
Производитель -------------------------------------------- Россия


Х9 -

Остальное потом добавлю...

Список резисторов для МП.

R1 - 510 кОм
R2 - 510 кОм
R3 - 1 кОм
R4 - 10 кОм
R5 - 1 кОм
R6 - 10 кОм
R7 - 22 кОм
R8 - 56 Ом
R9 - 1 кОм
R10 - 2,4 кОм
R11 - 4,7 кОм
R12 - 4,7 кОм
R13 - 1 кОм
R14 - 1 кОм
R15 - 5,6 кОм
R16 - 33 Ом
R17 - 33 Ом
R18 - 33 Ом
R19 - 33 Ом
R20 - 33 Ом
R21 - 33 Ом
R22 - 33 Ом
R23 - 33 Ом
R24 - 330 Ом
R25 - 470 Ом
R26 - 470 Ом
R27 - 330 Ом
R28 - 4,7 кОм
R29 - 4,7 кОм
R30 - 4,7 кОм
R31 - 820 Ом
R32 - 10 кОм
R33 - 4,7 кОм
R34 - 5,6 кОм
R35 - 5,6 кОм
R36 - 7,5 кОм
R37 - 7,5 кОм
R38 - 100 кОм
R39 - 7,5 кОм
R40 - 3,6 кОм
R41 - 4,7 кОм
R42 - 1,6 кОм
R43 - 3,6 кОм

Что-то я совсем запутался и из-за этого образовалось энное количество вопросов, или сомнение в точности своих знаний, а посему нужно точно всё прояснить, или как говорится расставить все точки над ё.

Восновном сейчас вопросы касаются (Схемы управления адресами памяти), и первый вопрос образовался из-за непонимания смысла того текста, который дан в красной книжечке, по поводу данного узла.

Вобщим первый вопрос такой:
1). Точнее тут требуется посмотреть схему на рис. 3.4 Схема узла управления расширенной памятью. И естественно саму схему модуля процессора. На первой схеме резисторы R28, R29 установлены на выходы схемы начального старта, что правильно по идее, так как микросхема использующаяся для неё D14 (К555ЛА9) имеет выходы с открытым коллектором, а на схеме модуля процессора эти резисторы стоят на выходах триггера, что тоже правильно, но и на выходах элементов D14.3 и D14.4 они так же по идее должны находиться, а иначе ничего не будет работать. Я подозреваю конечно, что может оказаться, что внутри КР580ВВ55А могут оказаться внутренние "подтягивающие" резисторы, но как-то не припоминаю такого. Хотелось бы разобраться более детально в этом вопросе.

Ответ:

Подтягивающие резисторы порта С микросхемы КР580ВВ55А - это резисторная сборка НР2 слева от К555ЛА9

2). Второй вопрос заключается в следующем - при включении микропроцессор устанавливает адрес по идее 0000H а соответственно на выводах ПЗУ К155РЕ3 А0, А1 и А2 будут присутствовать уровни лог.0, а также логические нули будут присутствовать и на выводах  А3 и А4, покрайней мере до прихода инверсного сигнала PIOS с дешифратора D23. А соответственно в этот момент получается выбрана ячейка памяти с адресом 00H в ПЗУ К155РЕ3?

3) Тут зависит всё от ответа на предыдущие вопросы...

1). Не пронумерован вывод 14 микросхемы микропроцессора D26 - КР580ВМ80А. Он соединяется с выводом 17 микросхемы контроллера прерываний D45 - КР580ВН59.

2). У микросхемы системного контроллера D30 - КР580ВК28 обозначено два вывода с номером 10. Вывод BD2 входящий в шину как D2 необходимо перенумеровать в вывод 11.

3). При входе в шину сигнала P0 с разъёма Х8 (контакт 22Б), сигнал обозначен как P2, его нужно изменить на P0.

4). Сигнал /MS4 должен быть соединён с выводом 20 микросхемы ПЗУ D34 - К573РФ4. На схеме скобки стоят вокруг вывода 18, надо изменить, поставить скобки вокруг вывода 20 микросхемы D34.

5). При входе в шину сигнала /READY от резисторной сборки НР8 обозначен как НЕинверсный, нужно изменить его обозначение на инверсный сигнал. Активное состояние лог. 0.

Ещё ошибки/опечатки в книге, может уже и описанные, но пусть будет:

1). На схеме Рис. 3.1. на вывод процессора 11 (-5В) подсоединён конденсатор (обозначен как С3), но С3 уже есть на схеме, он подсоединён к контакту 2А и 2Б разъёма Х8. На Рис. 3.16. Монтажная схема модуля процессора, он находится между процессорм КР580ВМ80А и системным контроллером КР580ВК28 и обозначен правильно, как я считаю С23.
Вывод: На схеме Рис.3.1. конденсатор С3, подключёный к выв. 11 процессора, необходимо переименовать в С23.

2). На Рис.3.16 Монтажная схема модуля процессора, у разъёма Х6 нумерация выводов начинается с А1, а заканчивается Б16, также нумерация второго ряда выводов начинается с Б1, а заканчивается А15.
Вывод: Необходимо контакт Б1 переименовать в А1, а контакт А1 переименовать в Б1. Точнее поменять местами.

3). Не пронумерован вывод INT микропроцессора, который соединён с выводом 17 микросхемы D45 - КР580ВН59.
Вывод: Необходимо на схеме данный вывод пронумеровать как 14.

4). На Рис. 3.1. Схема электрическая принципиальная, вывод 1 (D) микросхемы D31 (К555ИР16) соединён с общим прободом, а на Рис. 3.14 и Рис. 3.15 топологиях печатной платы данный вывод никуда не подсоединён (подсоединён к контактной площадке минимальных размеров).
Вывод: На печатной плате данный вывод нужно соединить с общим проводом.

5). На Рис. 3.16 перепутаны названия разъёмов Х8 и Х9.
Вывод: Названия разъёмов необходимо поменять местами, 61-контактный разъём обозначить как Х8, а 20-ти контактный, обозначить как Х9.

6). На Рис. 3.16 не обозначен резистор изображённый между микросхемами D40 и D41.
Вывод: Необходимо обозначить данный резистор, как R41 4,7к.

7). На электроической принципиальной схеме Рис. 3.1. контакт 12Б разъёма Х6 обозначен как инверсный сигнал DS3 и соединён соответственно с этим сигналом (с выв. 9 D23 и с выв. 5 D19), но при подсоединении к шине данный сигнал ошибочно обозначен, как инверсный сигнал MS3.
Вывод: На схеме необходимо переименовать инверсный сигнал MS3 в инверсный сигнал DS3 , в месте подключения контакта 12Б разъёма Х6 к шине.

8 ). Посмотрел пару справочников про К555ИР16 и вот что мы имеем: во первых, я ориентируюсь на книгу, в схеме вывод 5 микросхемы обозначен как D1, вывод 4 как D2 и так далее, но во всех справочниках наоборот:
выв. 2 - D1
выв. 3 - D2
выв. 4 - D3
выв. 5 - D4
То есть в схеме надо изменить надписи D1 на D4, D2 на D3, D3 на D2 и D4 на D1.
А по таблице работы микросхемы видно, что на вход выбора режима V вывод 6 у нас постоянно подана лог. 1, т. е. выбран режим параллельной записи, а в этом режиме не имеет значения, что будет на входе D последовательной записи информации. Но учитывая правила применения микросхем К555 серии для повышения быстродействия и увеличения помехоустойчивости его правильнее будет соединить с землёй (массой). Я это на платке сделал, там как раз есть свободное место, что бы соединить его т. е. вывод 1 с выводом 7 который идёт на землю.

9). Есть ещё маленький нюансик, схема также из книги, контакт 22Б разъёма Х8 (Р0), входит в шину под названием Р2, что не верно, так как на данной шине ещё одного сигнала Р2 нет, а по топологии платы можно проверить, что он идёт на выв. 5 D44. Соответственно там где контакт 22Б входит в шину его надо пометить как Р0.

10). На Рис. 3.1. МП, из книги, выводы 2 микросхем ПЗУ D33 и D34, в случае применения микросхем К573РФ4 или К573РФ6, входят в шину, но с каким сигналом данные выводы должны быть соединены не указанно.
Вывод: Нужно указать сигнал А12.

11). Вывод 6 микросхемы D41 висит в воздухе, а на плате туда подан инверсный сигнал RESET. Но страшного как я понял в этом ничего нет, похоже разработчики платы таким образом просто уменьшили количество переходных отверстий на 1 шт. так как вывод 6 вход одного из буферного повторителя, выход которого также висит в воздухе выв. 7. Да и после прекращения действия сигнала RESET там будет постоянно присутствовать лог. "1".

Плата от MV1971:

Собрал свою плату версии 1.

Список микросхем модуля процессора (МП), для Миши. Хотя и вообще пусть будет. Отмечать какие дефицитные, а какие нет не стал, кто жеж его знает какие у тебя есть, а каких нет.

D1 - КР1006ВИ1
D2 - К555ЛА3
D3 - К155ЛА13
D4 - К555ЛА1
D5 - К555КП13
D6 - К555КП13
D7 - К555ТЛ2
D8 - К155ЛН3
D9 - КР580ВВ51
D10 - К155ЛЛ1
D11 - КР580ВВ55
D12 - К589АП26
D13 - К589АП26
D14 - К555ЛА9
D15 - К561ИЕ10
D16 - К555ЛА3
D17 - К555ТМ2
D18 - К555ЛН1
D19 - К555ЛА2
D20 - К555ЛА3
D21 - КР580ГФ24
D22 - К155РЕ3
D23 - К555ИД7
D24 - К555ЛЛ1
D25 - КР580ВИ53
D26 - КР580ВМ80А
D27 - К155ЛП10
D28 - К155ЛП10
D29 - К155ЛП10
D30 - КР580ВК28
D31 - К555ИР16
D32 - К555ЛЛ1
D33 - КР573РФ4
D34 - КР573РФ4
D35 - К176ТМ1
D36 - К155ТЛ2
D37 - К589ИР12
D38 - К589АП16
D39 - К589АП16
D40 - К531ЛА17П (КР531ЛА17)
D41 - К155ЛП11
D42 - К155ЛП10
D43 - К155ЛП10
D44 - К155ЛП10
D45 - КР580ВН59

Решил сегодня попоять, хорошо...


Нужно втором МП (Модуль процессора) допоять.

резерв.

Все ссылки на схему и прочие битые, прошу выложить снова.

Ну положу, что найду, ниже:

https://cloud.mail.ru/public/dxLg/cGfgVr8hj

https://cloud.mail.ru/public/jgzA/sP1hLpYKJ

https://cloud.mail.ru/public/ChGK/A5S5pATDg

https://disk.yandex.ru/d/lZeox8EnGqDGk






...

спасибо!

автор kanzler в Пт 04 Мар 2022, 14:51

спасибо!

"Спасибо на хлеб не намажешь.".

С тебя фотки сюда, как спаяешь, и запустишь. А то, как-то, тускло...



.