Микросхемы ПЛИС семейства Spartan-6 45нм

.



____Spartan^®-6 devices are the most cost-optimized FPGAs, offering industry leading connectivity features such as high logic-to-pin ratios, small form-factor packaging, and a diverse number of supported I/O protocols. Built on 45nm technology, the devices are ideally suited for a range of advanced bridging applications found in automotive infotainment, consumer, and industrial automation.




____Микросхемы ПЛИС с архитектурой FPGA серии Spartan-6 предназначены, прежде всего, для всестороннего использования в составе серийно выпускаемой аппаратуры различного назначения.
В частности, микросхемы ПЛИС данной серии целесообразно использовать для реализации контроллеров высокоскоростных интерфейсов, высокопроизводительных устройств цифровой обработки сигналов ЦОС (DSP — digital signal processing), встраиваемых микропроцессорных систем, выполняемых на базе конфигурируемых 32-разрядных ядер семейства MicroBlaze, устройств автомобильной электроники, систем видеонаблюдения. Оптимальное соотношение стоимости и функциональных возможностей микросхем ПЛИС данной серии позволяет применять их в качестве эффективной замены специализированных интегральных схем ASIC
(application-specific IC).
____Микросхемы ПЛИС серии Spartan-6 производятся по КМОП-технологии 45 нм с девятью слоями металлизации. Архитектура микросхем ПЛИС этой серии отличается от структуры кристаллов семейств Spartan, выпускаемых ранее, использованием логических и специализированных ресурсов, как реализованных в элементах предыдущего поколения Virtex, так и применяемых только в кристаллах новых семейств серии Virtex-6. Таким образом, в микросхемах ПЛИС серии Spartan-6 эффективно сочетаются специализированные аппаратные модули и архитектурные решения, используемые в кристаллах семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 FXT, Virtex-5 TXT и Virtex-6 LXT, Virtex-6 SXT.
____Кристаллы микросхем новой серии Spartan-6 характеризуются следующими особенностями:

• Практически двукратное снижение уровня общей потребляемой мощности по сравнению с кристаллами предыдущего поколения серии Spartan за счет внедрения новых технологических решений, включающих в себя, в частности, использование новых транзисторов различных типов, сокращение их размеров, применение диэлектрика с низким значением диэлектрической постоянной (Low-K), снижение напряжения питания ядра кристаллов до 1,2 В, а также поддержки энергосберегающих режимов работы.
  
  
• Наличие вариантов микросхем ПЛИС (семейства Spartan-6 LX с классом быстродействия — 1L) с пониженным энергопотреблением, в которых значение напряжения питания ядра кристаллов составляет 1 В.
  
  
• Использование в составе архитектуры кристаллов конфигурируемых логических блоков (Configurable Logic Block, CLB) нового поколения, выполненных на основе реальных 6-входовых таблиц преобразования Look-Up Table (LUT) с применением дополнительных триггеров, позволяющих реализовать функции большого числа переменных без применения дополнительных логических ресурсов и существенно расширить возможности реализации конвейерной организации обработки данных в проектируемых устройствах, и тем самым добиться повышения производительности разрабатываемых систем.
  
  
• Новая инфраструктура распределения тактовых сигналов, обеспечивающая минимизацию задержек и расхождения фронтов тактовых сигналов, возникающих при распространении этих сигналов внутри кристаллов.
  
  
• Внедрение блоков управления синхронизацией Clock Management Tile (CMT), сочетающих в себе преимущества цифровых модулей Digital Clock Manager (DCM) и аналоговых модулей фазовой автоподстройки
  частоты Phase-Locked-Loop (PLL).
  
  
• Более чем четырёхкратное увеличение количества модулей двухпортовой блочной памяти Block RAM ёмкостью 18 Кбит, которые могут конфигурироваться в виде двух независимых блоков ёмкостью 9 Кбит.
  
  
• Применение новой модификации аппаратных секций цифровой обработки сигналов DSP48A1, отличающейся возможностью работы на частотах до 250 МГц, низким энергопотреблением и расширенными функциональными возможностями, которые позволяют добиться дальнейшего повышения производительности разрабатываемых устройств ЦОС (DSP).
  
  
• Использование последовательных высокоскоростных приёмопередатчиков Rocket I/O типа GTP, поддерживающих скорости приёма и передачи данных до 3,125 Гбит/с при минимальной потребляемой мощности (только в кристаллах семейства Spartan-6 LXT).
  
  
• Применение модернизированной технологии Select I/O, обеспечивающей поддержку широкого спектра однополюсных и дифференциальных цифровых сигнальных стандартов с уровнями сигналов в диапазоне от 1,2 до 3,3 В, с функцией выбора нагрузочной способности выходных каскадов боков ввода/вывода, а также возможность достижения скорости приёма и передачи данных по каждой дифференциальной паре выводов до 1050 Мбит/с.
  
  
• Наличие интегрированных аппаратных модулей PCI Express соответствующих спецификации PCI Express Base Specification Revision 1.1 (только в ПЛИС семейства Spartan-6 LXT).
  
  
• Присутствие аппаратных контроллеров высокоскоростных интерфейсов памяти различного типа, включая DDR, DDR2, DDR3 и LPDDR, поддерживающих скорости передачи данных до 800 Мбит/с.
  
  
• Усовершенствованная система управления режимами конфигурирования кристаллов.
  
  
• Поддержка мультизагрузочного варианта конфигурирования микросхемы ПЛИС, предоставляющего возможность выбора одного из нескольких вариантов конфигурационных данных.
  
  
• Возможность применения в качестве конфигурационной памяти микросхем Flash ППЗУ с последовательным и параллельным интерфейсом различных производителей.
  
  
• Существенно расширенный ряд корпусного исполнения, включающий как стандартные варианты корпусов, так и варианты без применения свинца (Pb-free).
  
  
• Усовершенствованная технология защиты разрабатываемых проектов устройств от несанкционированного копирования, основанная на применении уникального идентификационного номера кристалла DNA и шифровании конфигурационной последовательности в соответствии с алгоритмом AES.
  
  
• Полная поддержка последней версии конфигурируемых 32-разрядных микропроцессорных ядер семейства MicroBlaze.
  

____Процесс разработки устройств, предназначенных для последующей реализации на основе микросхем ПЛИС серии Spartan-6, может осуществляться только при использовании версии системы проектирования Xilinx ISE (Integrated Software Environment/Integrated Synthesis Environment) Design Suite не ниже 11 версии.

____Микросхемы ПЛИС семейства Spartan-6 LX предназначены, прежде всего, для реализации проектов устройств, выполняемых на базе стандартных логических ресурсов (конфигурируемых логических блоков CLB, блочной памяти Block RAM). В состав этого семейства входят восемь типов кристаллов, содержащих от 3840 до 147 443 логических ячеек Logic Cells. Информация об основных функциональных возможностях микросхем ПЛИС семейства Spartan-6 LX представлена в таблице 1, которая содержит данные об объёме доступных ресурсов различного типа.


____Кристаллы данного семейства производятся в корпусах девяти различных типов.
Четыре из этих типов корпусов доступны как в стандартном варианте, так и без содержания свинца (Pb-free). Подробные сведения о типах и размерах применяемых корпусов содержатся в таблице 2. Здесь же указано количество пользовательских выводов для каждого кристалла и соответствующего типа корпуса. При изучении таблицы 2 следует обратить внимание на то, что ПЛИС XC6SLX4, XC6SLX9 и XC6SLX16, выпускаемые в корпусах типов CPG196 и TQG144, не содержат в своем составе аппаратных контроллеров интерфейса памяти Memory Controller Block - MCB (CPG196 and TQG144 do not have memory controller support. -3N is not available for these packages). Кроме того, кристаллы XC6SLX75, XC6SLX100 и XC6SLX150, производимые в корпусах FG484, FGG484 и CSG484, поддерживают только два контроллера интерфейса памяти MCB из четырех, доступных в других вариантах корпусного исполнения (Devices in the FG(G)484 and CSG484 packages have support for two memory controllers).

1. Each slice contains four LUTs and eight flip-flops.
   
2. Spartan-6 FPGA logic cell ratings reflect the increased logic capacity offered by the 6-input LUT architecture.
   
3. Block RAM are fundamentally 18Kb in size. Each block can also be used as two independent 9 Kb blocks.
   
4. Each CMT contains two DCMs and one PLL.
   
5. Each DSP48A1 slice contains an 18x18 multiplier, an adder, and an accumulator.
   
6. The LX device pinouts are not compatible with the LXT device pinouts.
   
7. CPG196 and TQG144 do not have memory controller support. -3N is not available for these packages.
   
8. CSG225 has X8 memory controller support in the LX9 and LX16 devices. There is no memory controller in the LX4 devices.
   
9. Devices in the FG(G)484 and CSG484 packages have support for two memory controllers.
   
10. Devices with -3N speed grade do not support MCB functionality.
    

____Все кристаллы семейства Spartan-6 LX обладают полной совместимостью по выводам в случае использования одинаковых корпусов, что существенно облегчает переход от одного типа микросхем ПЛИС к другому в рамках данного семейства. Более подробную информацию о корпусах, применяемых для кристаллов серии Spartan-6, включающую описание функционального назначения выводов и температурных характеристик, можно найти в Spartan-6 FPGA Packaging and Pinouts Advance Product Specification:

Spartan-6 FPGA Packaging and Pinouts
Advance Product Specification UG385 (v1.0) June 24, 2009



Скачать


Spartan-6 FPGA Packaging and Pinouts
Product Specification UG385 (v2.3) May 12, 2014

This Spartan-6 FPGA packaging and pinout product specification includes the tables for device/package combinations and maximum I/Os, pin definitions, pinout tables, pinout diagrams, mechanical drawings, and thermal specifications.



Скачать

____Микросхемы ПЛИС семейства Spartan-6 LXT ориентированы, в первую очередь, на разработку телекоммутационных устройств и встраиваемых микропроцессорных систем, использующих высокоскоростные интерфейсы передачи данных. Архитектура кристаллов этого семейства отличается от архитектуры микросхем ПЛИС семейства Spartan-6 LX наличием высокоскоростных приёмопередатчиков Rocket I/O типа GTP и аппаратных блоков интерфейса PCI Express. Присутствие в кристаллах семейства Spartan-6 LXT достаточно большого количества аппаратных секций цифровой обработки сигналов DSP48A1 позволяет также
эффективно применять их для реализации устройств ЦОС (DSP). Сейчас (2009г.) данное семейство включает в себя пять типов кристаллов, содержащих от 24 051 до 147 443 логических ячеек Logic Cells. Детальная информация о количестве доступных логических и специализированных аппаратных ресурсов каждого типа в кристаллах семейства Spartan-6 LXT представлена в таблице 3.


____Для производства кристаллов семейства Spartan-6 LXT используется пять различных
типов корпусов, три из которых представлены как в стандартном исполнении, так и вариантами без содержания свинца.
____При выборе ПЛИС семейства Spartan-6 LXT для реализации проектируемого устройства следует учитывать, что в кристаллах XC6SLX75T, XC6SLX100T и XC6SLX150T, выпускаемых в корпусах FG484, FGG484 и CSG484, доступны только два аппаратных контроллера интерфейса памяти MCB из четырех, представленных в других вариантах корпусного исполнения. Кристаллы семейства Spartan-6 LXT, выполненные в одинаковых корпусах, полностью совместимы по выводам. Но при этом необходимо обратить внимание на то, что ПЛИС семейств Spartan-6 LX и Spartan-6 LXT не обладают совместимостью по выводам в случае однотипного корпусного исполнения.
____Полную информацию о технических характеристиках, архитектуре, специализированных аппаратных блоках и особенностях использования кристаллов семейств Spartan-6 LX и Spartan-6 LXT можно найти далее по теме. А так же описание временных параметров и характеристик по постоянному и переменному току.


.

DS160 - Spartan-6 Family Overview (ver2.0, 359 KB)
Data Sheets 10/25/2011 (25.10.2011г.)

This overview outlines the features and product selection of the Spartan-6 family.

В этом обзоре излагаются особенности и выбор продукта семейства Spartan-6.



Скачать


.

DS162 - Spartan-6 FPGA Data Sheet: DC and Switching Characteristics (ver3.1.1, 3276 KB)
Data Sheets 01/30/2015 (30.01.2015г.)

This data sheet contains the DC and switching characteristic specifications for the commercial Spartan-6 family including the Automotive XA Spartan-6 FPGAs and Defense-grade Spartan-6Q FPGAs.



Скачать


.

EN148 - Spartan-6 FPGA LX and LXT Production Errata (ver1.9, 232 KB)
Errata 07/11/2011 (11.07.2011г.)

Errata for the Spartan®-6 FPGA production devices.

Исправления для FPGA устройств Spartan-6.



Скачать


.

EN168 - Lower Power Spartan-6 FPGA LX Production Errata (ver1.1, 145 KB)
Errata 07/11/2011 (11.07.2011г.)

Errata for the Lower Power Spartan-6 FPGA LX production devices.



Скачать


.

EN146 - Spartan-6 FPGA LX4, LX9, LX16, LX25/T, LX45/T, LX75/T, LX100/T, and LX150/T CES9953 Errata
(ver1.3, 241 KB)
Errata 03/18/2011 (18.03.2011г.)

Errata for the Spartan-6 FPGA LX4, LX9, LX16, LX25/T, LX45/T, LX75/T, LX100/T, and LX150/T CES9953 devices.



Скачать


.

.

____Архитектура конфигурируемых логических блоков CLB, применяемых в составе микросхем ПЛИС семейств Spartan-6 LX и Spartan-6 LXT, принципиально отличается от структуры логических ресурсов, используемых в кристаллах семейств предыдущего поколения.
____Конфигурируемые логические блоки (CLBs) являются основными логическими ресурсами для осуществления последовательных, а также комбинаторных схем. Каждый элемент CLB соединён с коммутационной матрицей для доступа к общей матрице маршрутизации, см. рисунок ниже:


____Каждый блок CLB состоит из двух секций Slice(1) и Slice(0), причём на кристалле секция Slice(1) расположена в правом верхнем углу блока CLB, а секция Slice(0) - в левом нижнем углу. Для подключения CLB к общим ресурсам трассировки FPGA служит матрица переключений (Switch Matrix).
____Программные инструменты Xilinx обозначают Slice следующим образом. «X», за которым следует число идентифицирует положение каждого Slice в паре, а также положение столбца Slice.
«Х» число подсчитывает Slice начиная с нижней, в последовательности 0, 1 (первая колонка CLB); 2, 3 (второй столбец CLB); и т. д. А «Y», за которым следует число идентифицирует ряд Slice. Для прояснения способа нумерации на рисунке ниже показаны четыре CLBs, расположенные в нижнем левом углу матрицы.


____В новых семействах, в том числе и в Spartan-6, в очередной раз изменена сама структура логической ячейки: вместо конфигурации «LUT6 + триггер» (которая впервые появилась в Virtex-5) введена конфигурация «LUT6 + 2 триггера».


____Структурно, любую микросхему FPGA можно представить совокупностью блоков, содержащих логику переключателей, осуществляющих коммутацию этих блоков и макроблоков, представляющих собой некоторые законченные элементы, жёстко реализованные в FPGA на физическом уровне. При этом, самые большие блоки, содержащие логику, называются CLB (Configurable Logical Block).
____CLB — это своеобразная «молекула» в FPGA, состоящая из «атомов»-ячеек (logic cells). Возможности самих ячеек, несомненно, являются весьма важными для достижения высоких показателей проекта, однако дополнительные ресурсы, служащие для объединения ячеек в конфигурируемый логический блок, также могут привнести полезные свойства.
____Каждый CLB подключён к трассировочной матрице, а также имеет цепь переноса от соседнего CLB. Любой CLB содержит 2 меньших блока, называемых Slice. Вместе с тем оба типа секций
располагаются в рамках каждого CLB, то есть секции, способные реализовать память и сдвиговые регистры, равномерно распределяются по всей матрице CLB. В Spartan-6 появился третий тип — SliceX. Что интересно, это менее мощная разновидность секции, поскольку в ней отсутствует цепь ускоренного переноса, то есть она не может служить для организации сложения или вычитания.
____Таким образом существует, 3 вида Slice:

• SliceX;
  
• SliceM;
  
• SliceL.
  

____Виды Slice различаются по предоставляемым возможностям и ресурсам. CLB может содержать один SliceX и один SliceM или SliceL. Символы M и L означают Memory и Logic соответственно, то есть ряд ячеек может реализовывать функцию памяти, а остальные — только логику. Исключением является кристалл XC6SLX4, в котором отсутствуют секции типа SliceL.
____Из двух CLB один содержит пару секций SliceL + SliceX, а другой — SliceM + SliceX.
Блоки, соответственно, называются CLB_LX и CLB_MX.


____Такое нововведение следует трактовать как формальное ухудшение функциональности. С другой стороны, можно указать и на позитивные факторы — упрощение ячеек, а следовательно, повышение производительности и уменьшение стоимости. В практических проектах можно рассчитывать на то, что цепи ускоренного переноса будут требоваться не в 100% цифровых узлов, так что САПР будет иметь возможность поместить имеющиеся в проекте арифметические блоки в те секции, где имеются цепи ускоренного переноса.

____В микросхемах ПЛИС предшествующего поколения серии Spartan использовались секции, построенные на базе 4-входовых таблиц преобразования, каждая из которых сопряжена с одним триггером. В кристаллах семейств Spartan-6 LX и Spartan-6 LXT основу секций всех типов образуют четыре реальные 6-входовые таблицы преобразования LUT и восемь триггеров, подключенных попарно к выходам таблиц преобразования. Таким образом, архитектура секций, образующих конфигурируемые логические блоки кристаллов серии Spartan-6, в значительной степени подобна структуре секций, применяемых в микросхемах ПЛИС новых семейств Virtex-6 LXT и Virtex-6 SXT.
____Как и в кристаллах этих семейств, 6-входовые таблицы преобразования LUT в микросхемах ПЛИС Spartan-6 LX и Spartan-6 LXT могут конфигурироваться в виде двойных 5-входовых функциональных генераторов с общими входами и раздельными выходами.
____На рисунке ниже представлена принципиальная структура FPGA Spartan-6.


____Рассмотрим теперь кратко принципиальную структуру и типы Slice.

• SliceM - универсальная секция с LUT, конфигурируемыми во всех режимах, а также линиями ускоренного переноса. Содержит 4 таблицы преобразования LUT-6, каждая из которых имеет 6 входов и может использоваться для реализации логических функций, реализации сдвиговых регистров или реализации блока распределенной памяти (distributed RAM), ёмкостью 64 бит. Также этот блок содержит цепи быстрого переноса, расширяемые мультиплексоры и 8 регистров для хранения результата;
  
  
• SliceL - LUT конфигурируется только как логический генератор, есть цепи ускоренного переноса. Содержит те же ресурсы, что и SliceM, за исключением сдвиговых регистров и блоков распределенной памяти;
  
  
• SliceX - LUT конфигурируется только как логический генератор, нет цепей ускоренного переноса. Содержит исключительно ресурсы для реализации логических функций, что уменьшает логическую нагрузку на ячейку, и приводит к уменьшению числа цепей трассировки, а также к уменьшению времени распространения сигнала. То есть не может служить для организации сложения или вычитания.
  

____На упрощённом рисунке ниже, представлена архитектура ячеек Slice всех типов для FPGA Spartan-6.


____Подробная функциональная схема секции SliceX конфигурируемых логических блоков
CLB ПЛИС серии Spartan-6 показана на рисунке ниже:


____В отличие от секций типа SliceX, в состав секций SliceL дополнительно входит логика ускоренного переноса и мультиплексоры, предназначенные для расширения функциональных возможностей конфигурируемых логических блоков CLB. Эти мультиплексоры применяются для увеличения числа булевых переменных в выполняемых функциях. Детализированная функциональная схема секции SliceL, применяемой в составе конфигурируемых логических блоков CLB кристаллов семейств Spartan-6 LX и Spartan-6 LXT, изображена на рисунке ниже:


____В секциях типа SliceM, кроме логики ускоренного переноса и мультиплексоров расширения количества аргументов выполняемых функций, применяются таблицы преобразования, которые могут конфигурироваться как элементы 64-разрядной распределенной памяти или как сдвиговые регистры различной разрядности (до 32 разрядов). Полная функциональная схема секций данного типа представлена на рисунке ниже:


____В состав конфигурируемых логических блоков CLB микросхем ПЛИС серии Spartan-6 входят попарно секции типов SliceX и SliceL или SliceX и SliceM. Таким образом, в кристаллах семейств Spartan-6 LX и Spartan-6 LXT 50% логических ресурсов составляют секции типа SliceX и по 25% — секции типов SliceL и SliceM.
____Из восьми триггеров, входящих в состав секций всех типов, четыре элемента могут
конфигурироваться как триггеры с динамическим управлением (D-триггеры, flip-flop) или потенциальным управлением (триггеры защелки, latch). Условные графические образы этих триггеров на рисунках выше имеют обозначения FF/LAT. Остальные четыре триггера, обозначенные как FF, могут применяться в реализуемых устройствах только как триггеры с динамическим управлением т. е. триггеров, переключающихся по уровню тактового сигнала. Не смотря на это Xilinx настоятельно не рекомендует использовать latch в проектах для FPGA и применять технику полностью синхронного проекта. Также следует упомянуть, что все триггеры тактируются по переднему фронту тактового сигнала. Кроме этого, в рамках любого проекта можно задать любым триггерам значение по умолчанию.
____Любой Slice содержит в своем составе 6-ти входовые LUT. 6-ти входовые LUT могут реализовать любую булеву функцию 6-ти переменных. Мультиплексоры-расширители MUX позволяют объединять выходы таблиц LUT для получения функций 7 и 8 переменных. Это осуществляется объединением нескольких LUT для построения более сложных логических функций.
____Каждая секция (Slice) блока CLB в свою очередь, содержит четыре 6-входовых функциональных генератора LUT и 8 триггеров (по два на каждый LUT). Ниже показана таблица, в которой представлено содержание элементов в конкретном типе секции (Slice):


____Архитектура секций (Slice) включает четыре 6-входовых функциональных генератора LUT (A, B, C, D). Каждый LUT имеет шесть независимых входов  (А1-А6), и два независимых выход (O5 и O6) для каждого из четырех функциональных генераторов. Задержка распространения сигнала через LUT не зависит от реализуемой функции. Сигналы от функциональных генераторов могут выводиться из секций, либо через выходы А, В, С, D для выхода O6 или через AMUX, BMUX, CMUX, DMUX для выхода O5.


.