Reset and clock control for STM32F405/07/15/17 (RCC)

.
.


Данный перевод является машинным, могут быть серьёзные заскоки или некорректные названия, но для понимания общей сути, может пригодиться...






После старта у нас выключена почти вся периферия и работающим остаётся только ядро и выводы портов отвечающие за отладку. Тактовый генератор приостановлен подсистемой сброса, в системе сброса и тактирования - RCC (Reset and clock control).

____Существует три типа сброса, которые определяются как системный сброс, сброс по событиям питания микроконтроллера и сброс резервного домена:

1. Системный сброс.
   
2. Сброс по событиям питания микроконтроллера.
   
3. Сброс резервного домена.
   

____Системный сброс устанавливает все регистры до значений по умолчанию, кроме флагов сброса в регистре CSR контроллера тактовых импульсов и регистров в домене Backup.
____Сброс системы происходит при возникновении одного из следующих событий:

1. Низкий уровень на выводе NRST (внешний сброс).
   
2. По событию от сторожевого таймера (WWDG reset).
   
3. По событию от независимого сторожевого таймера (IWDG reset).
   
4. Программный сброс (SW reset).
   
5. Сброс по низкому уровню напряжения питания (Low-power management reset).
   

____Источник сброса может быть идентифицирован по флагам в RCC_CSR.


____Источник сброса может быть идентифицирован путем проверки флагов сброса в регистрах RCC clock control & status register (RCC_CSR).
____Бит SYSRESETREQ в Cortex^®-M4 с регистром управления прерываниями и перезагрузкой FPU должен быть настроен для принудительного сброса программного обеспечения на устройстве. Для получения более подробной информации обратитесь к Cortex^®-M4 с техническим справочным руководством FPU.

P. S. Программный сброс. Инициируется через SYSRESETREQ бит в SBC_AIRCR регистре.


____Существует два способа формирования сигнала сброса, при переходе в режим ожидания и остановки:

1. Сброс генерации при входе в режим ожидания:
   
   Этот тип сброса активируется сбросом бита nRST_STDBY в регистре пользовательских опций . В этом случае, всякий раз, когда последовательность ввода в режиме ожидания успешно выполняется, устройство сбрасывается вместо входа в режим ожидания.
   
   
2. Сброс при входе в режим остановки:
   
   Этот тип сброса активируется сбросом бита nRST_STOP в регистре пользовательских опций. В этом случае, всякий раз, когда последовательность входа в режим остановки успешно выполняется, устройство сбрасывается вместо входа в режим останова.
   

____Сброс питания генерируется при возникновении одного из следующих событий:

1. Сброс при включении/выключении питания (сброс POR/PDR) или сброс напряжения (BOR)
   
2. При выходе из режима ожидания
   

____Сброс по питанию устанавливает все регистры в свои значения сброса, кроме домена Backup.
____Эти источники действуют на вывод NRST, и он всегда остается низким во время фазы задержки. Пользовательский программный вектор RESET фиксируется по адресу 0x0000_0004 в карте памяти.
____Сигнал сброса системы, поступающий на устройство, выводится на вывод NRST. Импульсный генератор гарантирует минимальную длительность импульса сброса 20 мкс для каждого внутреннего источника сброса. В случае внешнего сброса, импульс сброса генерируется, в то время как контакт NRST имеет низкий уровень.


____Домен резервного копирования имеет два отдельных сброса, которые затрагивают только резервный домен.



____Сброс домена резервного копирования устанавливает все регистры RTC и регистр RCC_BDCR в их значения сброса. Этот сброс не влияет на BKPSRAM. Единственный способ сброса BKPSRAM - через интерфейс Flash, запрашивая изменение уровня защиты от 1 до 0.
____Сброс резервного домена создаётся при возникновении одного из следующих событий:

1. Программный сброс, вызванный установкой бита BDRST в резервном хранилище RCC регистра управления доменом (RCC_BDCR).
   
2. V_DD или V_BAT, если оба источника питания ранее были выключены.
   

____Для управления системной тактовой частотой (SYSCLK) можно использовать три разных источника синхронизации:

• HSI - высокочастотный встроенный генератор (RC) тактового сигнала.
  
  
• HSE - высокочастотный внешний генератор тактового сигнала.
  
  
• PLL - фазовая автоподстройка частоты (ФАПЧ), умножитель частоты с управляемым коэффициентом умножения.
  

____Устройства имеют два следующих вторичных источника синхронизации:

• LSI - 32 кГц низкоскоростной внутренний RC генератор, который управляет независимым сторожевым таймером и, опционально, RTC, используемым для автоматического пробуждения из режима Stop/Standby.
  
  
• LSE - 32,768 кГц низкочастотный внешний кварцевый резонатор, который по выбору управляет часами реального времени RTC (RTCCLK).
  

____Каждый источник тактирования может быть независимо включён или выключен, когда он не используется, для оптимизации потребления энергии.


____Контроллер синхронизации обеспечивает высокую степень гибкости применения при выборе внешнего кварцевого резонатора или генератора для работы ядра и периферийных устройств на самой высокой частоте и гарантирует соответствующую частоту для периферийных устройств, которым требуются определенные тактовые частоты, такие как Ethernet, USB OTG FS и HS, I2S и SDIO.
____Несколько предварительных делителей используются для настройки частоты AHB, высокоскоростного APB (APB2) и низкоскоростного APB (APB1). Максимальная частота домена AHB составляет 168 МГц. Максимальная разрешенная частота высокоскоростного домена APB2 составляет 84 МГц. Максимальная разрешенная частота низкоскоростного домена APB1 составляет 42 МГц.
____Основной тактовый сигнал разделён и пропущен через блоки предделителей для того чтобы соответствовать требованиям периферии. Для основной линии используется сигнал с AHB источника, который используется для генерации тактового сигнала ядра, DMA (ПДП), AHB шины.
____Все периферийные тактовые частоты получаются из системной тактовой частоты  (SYSCLK), за исключением:

• Тактовая частота для USB OTG FS (48 МГц), тактовая частота случайных аналоговых генераторов (RNG)
  (≤48 МГц) и тактовый сигнал SDIO (≤ 48 МГц), которые поступают с определенного выхода PLL.
  
  
• Тактовая частота для интерфейса I2S.
  Чтобы достичь высококачественного звука, тактовые частоты для I2S могут быть получены либо из конкретного PLL (PLLI2S), либо из внешних синхронизирующих импульсов, поступающих с вывода I2S_CKIN.
  
  
• Тактовая частота для USB OTG HS (60 МГц), которая предоставляется от внешнего PHY.
  
  
• Тактовая частота для Ethernet MAC (TX, RX и RMII), которая поступает от внешнего PHY. Когда используется Ethernet, тактовая частота AHB должна быть не менее 25 МГц.
  

____




.