Статьи, заметки, очерки, разное...

Перейти вниз

Статьи, заметки, очерки, разное...

Сообщение  Viktor2312 в Пт Сен 23 2016, 13:26

Перенесено с другого форума, так как там всё удалено. Без изменений, для истории, и чтобы было:

ПЭВМ "ИРИША-М".



Часть 001.

Данная информация представлена желающим приобрести комплектующие, для ПЭВМ "ИРИША-М", для понимания того, что же представляет собой ИРИША-М.

В первую очередь нам необходимо определиться с тем, на каком языке Вы разговариваете, если на русском, то понимание абривиатуры ПЭВМ у Вас не должно вызвать непонимания. ПЭВМ - персональная электронная вычислительная машина. Всё ясно и просто. Если же Вы разговариваете, или мыслите на тарабарском, ой нет кажется его ещё английским называют, то у нас могут возникнуть проблемы в плане понимания, так как этот клас людей, западолюбителейиегожепоклонников, предпочитают слово компьютер, чуждое русскому языку. Изночально это выглядело так: computing, что значит вычислительная, вычислительный. А полная версия PECM, что есть начальные буквы слов personal electronic computing machine, а в переводе - персональная электронная вычислительная машина, но в последствии выдрали одно слово computing - вычислительный и начали его уже перекладывать на русский монер и в итоге получилась эта ужасная химера, слово компьютер.
Поэтому мы сразу откажемся от этой химеры и будем употреблять благозвучную абревиатуру - ПЭВМ.


ПЭВМ "ИРИША-М" полностью разрабатывается с нуля на базе ПЭВМ "ИРИША" и "ИРИША-Л". Что это значит? Это значит, что за основу взята ИРИША, хотя скорее в большей степени ИРИША-Л описанная в красной книжке и на её основе начат проект ИРИША-М. Естественно, что для развития проекта, сначала потребуется собрать минимальную конфигурацию ПЭВМ ИРИША-М полностью совпадающую, за исключением некоторых элементов, с конфигурацией ПЭВМ ИРИША-Л. Она включает в себя:
1. Модуль процессора (МП_ИРИША-М);
2. Модуль контроллера графического дисплея (МКГД_ИРИША-М);
3. Кросс-плата (КП_ИРИША-М);
4. Источник питания (ИП_ИРИША-М);
5. Корпус, включает корзину и др;
6. Клавиатура.

Кросс-плата имеет семь (7 шт.) разъёмов системной магистрали, что позволяет устанавливать до семи модулей, с общим потреблением не более 10А по цепи питания +5В.

Возможности ПЭВМ "Ириша-М" зависят от её комплектации модулями и внешними устройствами, а так же имеющимся программным обеспечением. Ниже представлены параметры ПЭВМ "Ириша-М" в минимальной конфигурации, при применении только двух модулей, модуля процессора - МП и модуля контроллера графического дисплея - МКГД:

Микропроцессор....................................КР580ВМ80А (Тактовая частота 1,7777 МГц).

Объём ОЗУ, Кбайт..................................64 (48 + 16).

Объём ПЗУ, Кбайт..................................10 - 16.

Текстовый экран...................................40/80 символов в строке до 25 строк.

Графический экран.................................320х200 точек, 4 цвета; 640х200 точек, монохромный режим.

Внешняя память....................................Магнитофон.

Интерфейсы........................................Параллельный, принтера, последовательный, 2-игровых пультов, музыкальный синтезатор и таймер.

Языки программирования............................БЕЙСИК, ФОРТ.

Основные программы................................Игры, редактор текстов и др.

Возможности ПЭВМ в значительной степени определяются её программным обеспечением. Конечно, наибольшее количество программ возможно в дисковых вариантах машины. Ниже представлены параметры ПЭВМ "Ириша-М" в средней конфигурации:

Микропроцессор....................................КР580ВМ80А (Тактовая частота 1,7777 МГц).

Объём ОЗУ, Кбайт..................................64 + 128 (64 + 256).

Объём ПЗУ, Кбайт..................................18 - 40.

Текстовый экран...................................40/80 символов в строке до 25 строк.

Графический экран.................................320х200 точек, 4 цвета; 640х200 точек, монохромный режим.

Внешняя память....................................НГМД 2х360 (2х720).

Интерфейсы........................................Параллельный, принтера, последовательный, 2-игровых пультов, музыкальный синтезатор и таймер.

Языки программирования............................БЕЙСИК, ФОРТ, ФОРТРАН, ПАСКАЛЬ, С, ПЛ-1.

Основные программы................................Игры, редактор текстов, электронные таблицы, базы данных и др.

Операционная система..............................CP/M 2.2

    На рис. 1. приведена функциональная схема системного блока ПЭВМ с двумя основными модулями и соединяющей их системной магистралью. Модуль процессора выполнен на базе широко распространённого микропроцессора КР580ВМ80А, работающего на пониженной тактовой частоте, равной 1,7777 МГц. Выбор этого микропроцессора обусловлен, во-первых его доступностью, а во-вторых большим количеством программного обеспечения, созданного для этого процессора.


Рис. 1

   В модуле процессора (МП) находится микропроцессор КР580ВМ80А со схемами буферизации адреса, выполненных на трёх микросхемах К155ЛП10, тактового генератора КР580ГФ24 и системного контроллера КР580ВК28. Буферизированные сигналы шины данных, адреса и некоторые сигналы шины синхронизации образуют локальную магистраль, через которую происходит обмен информацией между внутренними узлами модуля процессора (МП). Схема управления памятью вырабатывает сигналы выборки внутренних ПЗУ и дополнительные сигналы адреса расширения объёма адресуемой памяти на системной магистрали ПЭВМ. Модуль содержит набор интерфейсных узлов, позволяющих подключать к нему клавиатуру, печатающее устройство, игровые пульты, а также имеет последовательный интерфейс для объединения ПЭВМ с помощью локальной сети и подключения магнитофона. Звуковой синтезатор выполнен на одном из каналов программируемого таймера КР580ВИ53, другие каналы которого используются в игровом адаптере и системном таймере. Увеличение числа линий запроса прерываний микропроцессора достигнуто за счёт применения БИС контроллера прерываний КР580ВН59.

Модуль контроллера графического дисплея выполняет две функции: он является оперативной памятью ПЭВМ и одновременно отображает на экран монитора часть её содержимого. Объём ОЗУ модуля составляет 64 Кбайт, из которых 16000 байт используются как кадровый буфер экрана. В модуле применены микросхемы памяти динамического типа (КР565РУ5Д) с соответствующей схемой управления, объединённой с синхрогенератором. Из выходных сигналов синхрогенератора и из информации, считываемой из ОЗУ, формирователь ТВ-сигнала вырабатывает сигналы, которые могут быть поданы на монитор. Интерфейсная часть служит для связи модуля с системной магистралью.

Модули взаимодействуют между собой через системную магистраль. На физическом уровне она представляет собой кросс-плату с установленными на ней разъёмами ГРПМ1-61-ГП2-В. Выводы разъёмов с одинаковыми номерами соединены между собой, и, таким образом, конкретное место подключения модуля к магистрали не имеет значения. Расположение сигналов на разъёме магистрали показано на рис. 2, а назначение сигналов поясняет таблица 1. Линии, помеченные звёздочкой, зарезервированы для дальнейших расширений системы.


Системная магистраль

По отношению к магистрали модули могут быть пассивными или активными. Активный модуль формирует адреса и вырабатывает все необходимые сигналы синхронизации, в то время как пассивный только передаёт или принимает данные. В системе может быть больше одного активного модуля, но только один их них может быть главным. Этот, главный, модуль обрабатывает сигналы на запрос магистрали другими модулями, разрешает, если это возможно, такой захват, обрабатывает сигналы прерываний, а также формирует опорные сигналы синхронизации CLC и CLCФ2.


Временные соотношения операций обмена данными

     Системная магистраль асинхронная, т. е. завершение операции обмена возможно только после того, как ведомое устройство выработает инверсный сигнал готовности READY. О начале операции обмена ведущий сообщает установкой инверсного сигнала TE низким уровнем. На рис. 3 показанна временная диаграмма обмена по системной магистрали. Конкретные значения временных задержек приведены в таблице 2. Магистраль является довольно быстродействующей, скорость обмена может достигать 2 Мбайт в секунду (16Мбит/с), поэтому подключение к ней должно производиться с помощью специальных буферных формирователей, таких, как, например К589АП16 или им подобных.

продолжение ниже, в последующих постах...
avatar
Viktor2312
Гуру+

Сообщения : 11000
Дата регистрации : 2012-08-10
Возраст : 39
Откуда : Пятигорск

Посмотреть профиль

Вернуться к началу Перейти вниз

Re: Статьи, заметки, очерки, разное...

Сообщение  Viktor2312 в Ср Окт 26 2016, 12:11

Модуль процессора ПЭВМ "Ириша-М".

Часть 002.1

Модуль процессора (МП) является одним из основных модулей ПЭВМ "Ириша-М". Он не имеет собственного ОЗУ и устройства для отображения информации, поэтому для его работы необходим, как минимум, модуль контроллера графического дисплея (МКГД), совмещённого с ОЗУ. Взаимодействие модулей осуществляется через системную магистраль. В модуле процессора (МП) находится собственно процессор КР580ВМ80А, являющийся "сердцем" модуля процессора.

А также средства для взаимодействия его с системной магистралью, ПЗУ ёмкостью 8...16 Кбайт, интерфейс клавиатуры, универсальный параллельный интерфейс, последовательный интерфейс для работы с локальной сетью, синтезатор звука и двухканальный игровой адаптер. Принципиальная электрическая схема модуля процессора (МП) приведена на рис. 4 и рис. 5.

Схема модуля процессора. Рис. 4.

Схема модуля процессора. Рис 5.

Рассмотрим структуру модуля процессора более подробно. Его функциональная схема показана на рис. 6.

Функциональная схема модуля процессора. Рис. 6.

Модуль процессора имеет свою локальную магистраль, через которую происходит обмен информацией между отдельными узлами, расположенными на его плате. Локальная магистраль образована из сигналов, вырабатываемых микропроцессором (КР580ВМ80А). Они буферизованы по шине данных усилителями в составе БИС системного контроллера (D30), а по шине адреса - микросхемами D27 - D29 (К155ЛП10). Введение в схему буферных усилителей позволяет подключать непосредственно к локальной магистрали, сверх основных схем, расположенных на плате, ряд дополнительных устройств. Они подключаются через технологические разъёмы Х5 типа DIP16 и Х6 типа ГРПМ1-31ГП2-В, на которые выведены сигналы локальной магистрали и ряд внутренних сигналов управления. Локальная магистраль отделена от системной буферными усилителями с тремя состояниями на выходе (D38, D39, D40.2, D41.1, D42 - D44). Это позволяет, при необходимости, отключать модуль процессора от системной магистрали.

Узел процессора.

Основу узла процессора составляет микропроцессор КР580ВМ80А (D26) со схемами обрамления КР580ГФ24 (D21 - тактовый генератор) и КР580ВК28 (D30 - системный контроллер). Микропроцессор работает с тактовой частотой 1,7777 МГц, получаемой в тактовом генераторе из опорной частоты ПЭВМ 16 МГц, стабилизированной кварцевым резонатором (КР1). Сигналы опорной (CLC) - от D40.1 и тактовой частоты (CLCФ2) - от D41.2 процессора используются другими модулями, подключаемыми к системной магистрали. В частности, частота 16 МГц необходима для работы модулей графического контроллера и контроллера накопителя на гибких магнитных дисках (КНГМД). Узел процессора, кроме сигналов синхронизации IOR, IOW, MR, MW, вырабатываемых системным контроллером, формирует сигналы выборки памяти или устройств ввода/вывода IO/M (D31, D32.1), чтения/записи R/W (D31, D41.1), строба обмена TE (D16.1, D16.2, D40.2). Последние три сигнала необходимы для работы с системной магистралью. Кроме того, в состав узла входит схема формирования сигнала подтверждения захвата магистрали BUSEN (D32.2, D18.6, D41.2).

Для синхронизации обмена информацией между узлом процессора, внешними устройствами и памятью используется сигнал готовности RD, который поступает в микропроцессор (вывод 23) через ИС тактового генератора. В отсутствии этого сигнала микропроцессор ожидает завершения операции обмена необходимое число тактов. Сигнал готовности READY используется для организации режима асинхронного обмена по системной магистрали, откуда он поступает в микропроцессор через ИС D36.3, D4.2, D20.4, D21, и для пошагового исполнения команд во время наладки и ремонта. В этом случае он поступает в микропроцессор от разъёма Х5 (сигнал STEP) через элементы D4.2, D20.4, D21 или от разъёма Х7 (сигнал NOTRD) через D4.2, D20.4, D21. Возможны два варианта исполнения программ по шагам: первый, когда останов происходит на каждом шаге программы (в этом случае используется сигнал STEP от разъёма Х5), во втором останов происходит на каждом цикле обращения к системной магистрали. В этом случае используется сигнал NOTRD от разъёма Х7. Внутренние устройства модуля, включая ПЗУ, работают с микропроцессором синхронно без использования сигнала их готовности, что позволяет в значительной степени компенсировать неудобства, возникающие из-за неопределённого времени исполнения команд при асинхронном способе обмена. При обращении к внутренним узлам модуля вырабатывается сигнал IDS (НД1, D19), который используется при формировании сигнала RD (D20.3, D20.4, D21) для микропроцессора. Сигнал IDS (D32.4) используется также для отключения схем модуля процессора от системной магистрали на время, когда она ему не нужна. (На схеме сигнал IDS ошибочно изображён не инверсным).

Модуль процессора имеет возможность работать без взаимодействия с системной магистралью ПЭВМ. Освобождение магистрали производится процессором по получении сигнала требования на захват BUSRQ с соответствующей линии системной магистрали через ИС D18.4, D17.1. На аппаратном уровне без вмешательства программы генерируется сигнал подтверждения захвата магистрали BUSEN из сигнала HLDA микропроцессора схемой на элементах D32.2, D18.6, D41.2. Такой способ захвата эффективен, когда устройство, требующее магистраль, занимает её на короткое время. Когда требуется освобождение на значительный промежуток времени и необходимо, чтобы модуль процессора продолжал работу со своими аппаратными средствами (например, реагировал на коды, получаемые от клавиатуры), полезным оказывается отключение по команде установки логической еденицы на выходе PC4 порта С БИС ППА. Сигнал BUSRQ в таком режиме не влияет на работу микропроцессора (через элемент D18.2 блокируется триггер D17.1, вырабатывающий сигнал HOLD для микропроцессора), а магистраль отключена элементом D32.3. Сигнал BUSRQ в этом случае может быть проанализирован программно будучи принятым через мультиплксор D6 и порт в БИС ППА (D11).

При выполнении операции "Сброс" за счёт того, что все порты БИС ППА переводятся в режим ввода информации, на выводе PC4 устанавливается высокий уровень , что, в свою очередь, приводит к отключению модуля от системной магистрали элементом D32.2. Таким образом, при старте модуль работает автономно (без связи с системной магистралью) до момента передачи соответствующей команды в БИС ППА.

Схема узла прерываний. Рис. 7.

В модуле процессора реализована 8-уровневая система прерываний. Аппаратно она базируется на БИС контроллера прерываний КП - КР580ВН59 (D45) (рис. 7.). Из восьми входов запроса прерываний три, с наиболее высоким приоритетом, используются от схем внутри модуля, остальные пять поступают с соответствующих линий системной магистрали ( сигналы INT1 и I2 - I5 через элементы D18.3 и D36). Наивысшим приоритетом обладает сигнал прерывания ITIMER, вырабатываемый БИС программируемого таймера ПТ - КР580ВИ53 (D25). Он используется для организации работы программ, требующих привязки к реальному масштабу времени. Сигналы прерывания IKBD от ИС D37 и IUART от ИС D9 сообщают процессору о том, что от клавиатуры или по каналу последовательного интерфейса принят байт информации и требуется его обработка.

Схема управления адресами памяти.

Модуль процессора позволяет работать с устройствами внутренней и внешней памяти, объщий объём которой превышает 64 Кбайт, непосредственно адресуемой микропроцессором. Для управления расширенной памятью в состав внутренних устройств модуля включён двухбитный регистр, организованный как часть порта С БИС (D11) программируемого периферийного адаптера (ППА) КР580ВВ55 (см. рис. 8.).

Схема узла управления расширенной памятью. Рис. 8.

Выходные сигналы этого регистра PC2, PC3 и три старших разряда адресной шины микропроцессора (А13 - А15) поступают на входы ПЗУ (D22) преобразователя адресов. Выходная информация ПЗУ используется для формирования 18-разрядного адреса в системной магистрали и для управления включением внутренних ПЗУ (D33, D34). Использование ПЗУ типа К155РЕ3 позволяет иметь четыре различные карты распределения памяти при минимальном размере сегмента 16 Кбайт. Минимальный размер сегмента внутреннего ПЗУ - 8 Кбайт. На физическом уровне такой узел позволяет адресовать 256 Кбайт памяти, однако реально из-за необходимости организации областей связи между частями программы этот объём несколько меньше. Кодировка ПЗУ управления памятью (К155РЕ3) определяется требованиями программного обеспечения.

При начальном старте, а также при получении сигнала RESET с помощью схемы начального пуска (D14) принудительно включается нулевая карта распределения память. Порт С БИС ППА при этом включается на ввод информации и сигналы PC2 и PC3 удерживаются низким уровнем с помощью элементов с открытым коллектором D14.3 и D14.4 путём подачи логической еденицы на их входы от триггера, образованного элементами D14.1 и D14.2. Триггер удерживает логическую единицу до момента первой записи в БИС ППА, которая обычно производится при инициализации ПЭВМ, при этом вырабатывается строб (сигнал PIOS), сбрасывающий этот триггер, и выходы PC2 и PC3 БИС ППА освобождаются. Общее требование к ПЗУ управления памятью состоит в том, чтобы при включении ПЭВМ в начальных адресах памяти находилось внутреннее ПЗУ модуля, содержащее программы начального старта.

продолжение в посте №17.



На данный момент можно приобрести плату модуля процессора (МП) версии 1.0. Изготовленна по ГОСТ 23752-79.
фото:


продолжение ниже, в последующих постах...
avatar
Viktor2312
Гуру+

Сообщения : 11000
Дата регистрации : 2012-08-10
Возраст : 39
Откуда : Пятигорск

Посмотреть профиль

Вернуться к началу Перейти вниз

Re: Статьи, заметки, очерки, разное...

Сообщение  Viktor2312 в Ср Окт 26 2016, 12:16

Описание модуля процессора (МП), продолжение.

Часть 002.2

Внутреннее ПЗУ.


Модуль процессора имеет две розетки для установки микросхем ПЗУ (D33, D34). Схема этого узла выполнена таким образом, что позволяет монтировать микросхемы различной информационной ёмкости. Для применения РППЗУ типа К573РФ4 необходимо применять 28-ми контактные розетки. Минимальный комплект состоит из двух микросхем РППЗУ типа К573РФ2 или К573РФ5 ёмкостью 2 Кбайт. Дальнейшее наращивание объёма ПЗУ может производиться заменой на микросхемы типа К573РФ41, К573РФ4 или К573РФ6.

     На плате модуля процессора имеются специальные перемычки П1 и П2, с помощью которых назначается тип используемых в каждой розетке РППЗУ. Смысл коммутации их состоит в том, чтобы обеспечить подключение к выводу 23 розетки уровня логической еденицы в случае применения микросхем типа К573РФ2 или К573РФ5 (для них этот вывод является входом VPP) или сигнала А11 для К573РФ4.

Внутренние периферийные узлы.

Периферийные узлы, расположенные на плате модуля процессора,обеспечивают функционирование ПЭВМ в минимальном комплекте. Большинство узлов выполнено на базе БИС микропроцессорного комплекта МПК КР580. В таблице 1 приведены адреса внутренних устройств модуля с кратким описанием их назначения. Дешифрация сигналов выборки для БИС, применяемых во внутренних периферийных узлах, производится с помощью микросхем D23 (сигналы KUS, TS, ICS, PIOS) и D20.1, D20.2, D24.4 (сигналы USARTS и KBDS). Сигналы DS1 - DS3 зарезервированы для дальнейших расширений модуля, но, при необходимости, они могут быть использованы пользователем для своих задач.

Адреса внутренних устройств модуля процессора. Таблица 1.

Описание работы узлов модуля процессора полезно начать с функций БИС ППА КР580ВВ55,поскольку эта микросхема используется в работе многих из них (рис. 10). БИС ППА состоит из трёх регистров - портов, которые могут работать как на ввод, так и на вывод информации.

Функции БИС КР580ВВ55 в модуле процессора. Рис. 10.

В данной конкретной реализации порт А может использоваться как для ввода, так и для вывода данных, порт В - только для ввода, а порт С - только для вывода. Выходы порта С используются для управления работой внутренних схем модуля. БИС ППА имеет возможность изменять состояние отдельных выводов порта С при помощи специальных команд, передаваемых в регистр управления. На входе порта В для расширения возможностей по объёму вводимой информации установлен мультиплексор на осноме ИС К555КП13 (D5, D6), одновременно выполняющий функции входного буфера и защёлки на время ввода. Управление мультиплексором осуществляется выходным сигналом PC7 порта С ППА через инвертор D2.3. Назначение и функции входов и выходов ППА приведены в таблице 2.

Функции входов и выходов БИС ППА КР580ВВ55. Таблица 2.

Интерфейс клавиатуры.


Алфавитно-цифровая клавиатура подключается к модулю процессора через разъём Х9. Восемь информационных сигналов (КВ0 - КВ7) поступают на входы приёмного регистра, выполненного на ИС К589ИР12 (D37). При нажатии на клавишу клавиатура вырабатывает код, стробируемый сигналом STB (активный низкий уровень), рис. 11. По фронту сигнала STB от элемента D7.1 взводится внутренний тригер прерывания приёмного регистра в ИС D37, устанавливается сигнал готовности и прерывания IKBD (D8.4), с помощью которого указывается, что во входном регистре находится код принятого символа. Таким образом, заполнение приёмного регистра контролируется анализом сигнала прерывания через БИС контроллера прерывания (D45) или бита D7 байта состояния, считываемого из порта В БИС ППА (канал В входного мультиплексора D6).


Интерфейс клавиатуры. Рис. 11.

После считывания из регистра принятого символа сигнал IKBD сбрасывается и схема готова к приёму нового кода. Кроме того, узел вырабатывает сигнал IBF, который передаётся назад в клавиатуру и указывает ей, что входной буфер модуля заполнен и новый код не может быть принят. После считывания кода из приёмного регистра снимается также и сигнал вырабатывает сигнал IBF (D8.3, D8.4), указывающий клавиатуре о возможности передачи в микропроцессор следующего кода. Кроме указанных сигналов клавиатура должна вырабатывать потенциальный сигнал RES (активный низкий уровень), из которого формируется сигнал RESET (D7.2, D7.3) для внутренних схем модуля и сигнал RESET (D8.5) - для внешней магистрали. Схема составленная из элементов VD12, R38, C21, обеспечивает получение сигнала RESET при включении питания.

Интерфейс допускает подключение к ПЭВМ "Ириша-М" пока трёх клавиатур, две из них будут описаны здесь, а также выпускавшуюся серийно советской промышленностью, но к сожалению давно снятой с производства из-за развала Советского Союза, клавиатуру 15ВВВ-97-006.

Первые две клавиатуры отличаются принципом работы, в первом варианте клавиатура вырабатывает код символа (кодировка КОИ-8 ) на каждое нажатие клавиши, во втором - вместо кода символа передаётся 10 байт информации о состоянии всего поля клавиш, а коды символов получаются в результате программной обработки полученной информации. При включении ПЭВМ стартовая программа проверяет состояние сигнала EX1 и настраивает программу обслуживания клавиатуры на соответствующий вариант.

Последовательный интерфейс.


Последовательный интерфейс (рис. 12) предназначен для организации межмашинной связи, подключения стандартных дисплейных устройств и для работы с магнитофоном, используемым для записи программ и данных. Интерфейс имеет два канала обмена. Канал 1 построен на базе БИС КР580ВВ51 (D9). Канал 2 реализуется программно: по выводу - за счёт манипуляций с выходом РА7 порта А БИС ППА (D11) через буферный элемент D12 (сигнал DP7), а по вводу - обработкой сигнала SIOS поступающего через мультиплексор D5 на вход PB3 порта В в БИС ППА. Сигналы DP7 и SIOS канала 2 и сигналы канала 1 после соответствующей буферизации с помощью микросхем D7.4 - D7.6, D8.1, D8.2, и D10.1 - D10.4 выведены на общий разъём последовательного интерфейса Х4 (см. рис. 4) типа РГ1Н-1-5. Входные и выходные сигналы на этом разъёме соответствуют стандартным ТТЛ-уровням. Между выходом последовательного интерфейса модуля и конкретным используемым устройством должен быть включён промежуточный адаптер. Обычно такой адаптер состоит из двух-трёх микросхем буферных усилителей. При организации локальной сети схема адаптера монтируется в разъёмах кабелей для соединения машин. Использование вынесенных из модуля промежуточных адаптеров позволяет учитывать специфику работы подключаемых к этому каналу устройств. В минимальной конфигурации ПЭВМ к разъёму последовательного интерфейса подключается адаптер для работы с магнитофоном.

Скорость обмена в 1 канале задаётся путём программирования БИС КР580ВВ51 и канала 0 БИС КР580ВИ53. Этот канал используется в качестве программируемого делителя частоты и из тактовой частоты Ф2TTL, равной 1,7777 МГц, вырабатывает необходимую частоту для каналов приёмника и передатчика БИС КР580ВВ51. Для задания максимальной скорости обмена, равной 9600 бод (бит/с) при программировании БИС КР580ВВ51 в режиме входной частотной синхронизации приёмника и передатчика, в 16 раз большей скорости обмена, указанный канал программируемого таймера должен работать делителем частоты на 11,57. Поскольку дробные коэффициенты деления задать не возможно, он устанавливается равным 12. Это приводит к отклонению скорости относительно стандартной на 3,7%, что допустимо в асинхронном режиме работы. При более низких скоростях обмена это отклонение ещё меньше.


Канал 2 - менее скоростной. Реально он может подднрживать скорость обмена только до 1200 бод (байт/с). Поскольку все временные соотношения задаются программно, время исполнения команд должно быть строго определённым. Выполнение этого требования возможно только в том случае, если программа записана в системном ПЗУ модуля, которое работает синхронно с микропроцессором. Канал 2 используется для работы с магнитофоном, в нём так же, как и в канале 1, задействована часть БИС КР580ВВ51 (D9). Специальная программа, содержащаяся в системном ПЗУ, позволяет записывать и считывать программы, текстовые файлы и блоки данных.

продолжение следует...
avatar
Viktor2312
Гуру+

Сообщения : 11000
Дата регистрации : 2012-08-10
Возраст : 39
Откуда : Пятигорск

Посмотреть профиль

Вернуться к началу Перейти вниз

Re: Статьи, заметки, очерки, разное...

Сообщение  Viktor2312 в Ср Окт 26 2016, 12:20

Немного старых фото, для истории:





avatar
Viktor2312
Гуру+

Сообщения : 11000
Дата регистрации : 2012-08-10
Возраст : 39
Откуда : Пятигорск

Посмотреть профиль

Вернуться к началу Перейти вниз

Re: Статьи, заметки, очерки, разное...

Сообщение  Viktor2312 в Сб Янв 21 2017, 11:40

резерв.
avatar
Viktor2312
Гуру+

Сообщения : 11000
Дата регистрации : 2012-08-10
Возраст : 39
Откуда : Пятигорск

Посмотреть профиль

Вернуться к началу Перейти вниз

Re: Статьи, заметки, очерки, разное...

Сообщение  Спонсируемый контент


Спонсируемый контент


Вернуться к началу Перейти вниз

Вернуться к началу

- Похожие темы

 
Права доступа к этому форуму:
Вы не можете отвечать на сообщения