Октябрь 2019
ПнВтСрЧтПтСбВс
 123456
78910111213
14151617181920
21222324252627
28293031   

Календарь Календарь

Последние темы
» Новинки. Книги. Часть 1.
автор Viktor2312 Сегодня в 09:55

» Упрощаем схему Микро-80 и исправляем косяки. И собираем по технологиям 80-х годов.
автор Microsha Вчера в 23:02

» AVR AY плеер
автор Microsha Вчера в 17:55

» Микроконтроллеры STM32G0
автор Viktor2312 Вчера в 14:38

» SINOVATE (SIN). Криптовалюта Синовэйт.
автор Viktor2312 Вчера в 12:10

» Новости криптовалют: статьи, заметки, разное...
автор Viktor2312 Вчера в 09:11

» Усилитель на 6ф5п
автор freddy Ср Окт 16 2019, 16:07

» "Python". Статьи, заметки, очерки, разное...
автор Viktor2312 Вт Окт 15 2019, 21:18

» Анти Радио-86РК
автор freddy Вт Окт 15 2019, 16:38

» Конверсия atx бп
автор freddy Вт Окт 15 2019, 15:48

» Источники питания. Статьи, заметки, очерки, разное...
автор Viktor2312 Вт Окт 15 2019, 04:08

» Радио-86РК: внешние видео-адаптеры
автор freddy Вс Окт 13 2019, 19:28

» Изучаем основы VHDL, ISE, ПЛИС Xilinx.
автор Viktor2312 Сб Окт 12 2019, 11:20

» Электроника. Статьи, заметки, очерки, разное...
автор Viktor2312 Пт Окт 11 2019, 13:00

» Радио-86РК: Разное
автор barsik Чт Окт 10 2019, 15:36

» Общие вопросы по ПЭВМ Ириша
автор barsik Вс Окт 06 2019, 07:01

» ПО. ПЭВМ "Ириша". Текстовый редактор "WORDSTAR".
автор barsik Сб Окт 05 2019, 18:28

» Расширение ОЗУ в ИРИШЕ
автор Viktor2312 Пт Окт 04 2019, 17:27

» Радио РК-86: ПЭВМ с процессором 1821ВМ85
автор Viktor2312 Пт Окт 04 2019, 12:28

» Другой микропроцессор в ИРИШЕ
автор barsik Чт Окт 03 2019, 18:16

» Флейм касающийся ПЭВМ "Ириша".
автор barsik Чт Окт 03 2019, 07:31

» Модуль контроллера графического дисплея (МКГД).
автор Viktor2312 Ср Окт 02 2019, 00:50

» Новости. Xilinx.
автор Viktor2312 Вт Окт 01 2019, 12:07

» ПО. ПЭВМ "Ириша". Текстовый редактор "ИРИТЕКСТ".
автор Viktor2312 Сб Сен 28 2019, 00:34

» Криптовалюта — словарь терминов и определений.
автор Viktor2312 Пт Сен 27 2019, 23:00

Самые активные пользователи за месяц
Viktor2312
Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_lcapИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Voting_barИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_rcap 
barsik
Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_lcapИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Voting_barИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_rcap 
freddy
Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_lcapИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Voting_barИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_rcap 
Microsha
Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_lcapИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Voting_barИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_rcap 
leoperetz
Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_lcapИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Voting_barИзучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Vote_rcap 

Поиск
 
 

Результаты :
 


Rechercher Расширенный поиск


Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Страница 2 из 2 Предыдущий  1, 2

Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Viktor2312 в Вт Апр 26 2016, 12:07

26
резерв.


Последний раз редактировалось: Viktor2312 (Вт Май 10 2016, 20:49), всего редактировалось 2 раз(а)
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Viktor2312 в Ср Апр 27 2016, 21:54

27
резерв.


Последний раз редактировалось: Viktor2312 (Вт Май 10 2016, 20:50), всего редактировалось 1 раз(а)
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Viktor2312 в Пт Апр 29 2016, 13:54

28
резерв.


Последний раз редактировалось: Viktor2312 (Вт Май 10 2016, 20:57), всего редактировалось 1 раз(а)
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Viktor2312 в Вс Май 01 2016, 09:25

29
резерв.


Последний раз редактировалось: Viktor2312 (Вт Май 10 2016, 20:59), всего редактировалось 1 раз(а)
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Viktor2312 в Вт Май 03 2016, 12:15

30
резерв.
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty .

Сообщение  Viktor2312 в Вт Май 10 2016, 21:01

31
.
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx.


(часть 1)
Валерий Зотов

________________________________________________________________________________________________________
____Статья открывает цикл публикаций, которые знакомят с процессом сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx, выполняемого с применением последней версии системы проектирования серии Xilinx ISE. В первой части цикла рассматриваются процедуры установки необходимого программного обеспечения, а также приводятся варианты принципиальной схемы загрузочного кабеля, рекомендуемые для самостоятельного изготовления.
________________________________________________________________________________________________________


Введение.

____Предлагаемый курс рассчитан, в первую очередь, на разработчиков, знакомых с основами цифровой техники, но не имеющих опыта проектирования устройств на основе ПЛИС фирмы Xilinx [1]. Информация, приведённая в рамках этого курса, может также использоваться опытными специалистами для быстрого самостоятельного освоения последней версии системы автоматизированного проектирования серии Xilinx ISE (Integrated Synthesis Environment/Integrated Software Environment).

[1] Кузелин М. О., Кнышев Д. А., Зотов В. Ю. Современные семейства ПЛИС фирмы Xilinx. Справочное пособие. М.: Горячая линия – Телеком, 2004.

____Настоящий курс охватывает выполнение всех этапов процесса разработки цифрового устройства: от создания нового проекта до его аппаратной реализации – программирования (конфигурирования) кристалла ПЛИС. Каждая из частей курса нацелена на изучение соответствующего этапа (или нескольких этапов) этого процесса. Часть 1 является вводной и посвящена подготовке необходимых для изучения курса средств.


Организация рабочего места.

____Для результативного освоения материала курса и последующей практической работы потребуются следующие инструменты:

  • персональный компьютер с установленной системой автоматизированного проектирования серии Xilinx ISE и системой HDL-моделирования ModelSim XE,
  • загрузочный кабель,
  • отладочная плата.

____Для эффективной работы со средствами проектирования и моделирования рекомендуется использовать компьютер с процессором не ниже Pentium-IV 2,8 ГГц и ОЗУ объёмом не менее 512 Мб. Размер свободного пространства на жёстком диске, необходимого для установки последних версий САПР серии Xilinx ISE [2] и системы моделирования ModelSim XE Starter в полном объёме, должен составлять не менее 3,5 Гб. Процедуры установки систем проектирования и моделирования подробно рассматриваются в следующих разделах.

[2] Зотов В. Средства проектирования встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС фирмы Xilinx. Современная электроника. 2006. №№ 7 – 9.

____Все кристаллы и элементы конфигурационной памяти современных семейств, выпускаемых фирмой Xilinx, программируемы в системе (In-System Programmable). Это означает, что конфигурационные данные могут загружаться непосредственно в ПЛИС или ППЗУ, установленные на печатной плате разрабатываемого устройства или системы. Поэтому для выполнения операций программирования (конфигурирования) не требуется аппаратный программатор. Загрузка конфигурационной информации в кристалл и обратное считывание данных осуществляется с помощью специального интерфейсного модуля, который преобразует сигналы стандартного порта персонального компьютера (параллельного LPT или USB) в сигналы конфигурационного порта ПЛИС. Такой модуль выполнен, как правило, в виде загрузочного кабеля (Download Cable). В процессе изучения курса проектирования цифровых устройств на основе ПЛИС и для последующей практической работы можно использовать любой из серийно выпускаемых фирмой Xilinx загрузочных кабелей [2]. Кроме того, в последнем разделе настоящей статьи приведены принципиальные схемы, которые могут быть использованы для самостоятельного изготовления загрузочного кабеля. Следует обратить внимание на то, что стоимость компонентов этих схем на порядок ниже стоимости фирменного загрузочного кабеля.
____Для аппаратной отладки разрабатываемого проекта необходим инструментальный модуль, выполненный на основе соответствующей ПЛИС. Такой модуль можно также подготовить самостоятельно, изготовив печатную плату и выполнив на ней монтаж выбранной ПЛИС. Кроме того, можно воспользоваться серийно выпускаемыми аппаратными модулями, которые входят в состав «стартовых» инструментальных комплектов (Starter Kit) [3 – 6] и отличаются сравнительно невысокой стоимостью. Применение таких готовых модулей позволяет не только сократить время разработки, но и исключить возможность появления ошибок, возникающих при трассировке печатной платы и монтаже компонентов. Для овладения методикой разработки устройств на основе кристаллов с архитектурой CPLD (Complex Programmable Logic Device) рекомендуется использовать инструментальный комплект CoolRunner-II Design Kit [3, 4]. Изучение процесса сквозного проектирования систем на основе ПЛИС с архитектурой FPGA удобно проводить с использованием «стартовых» комплектов Spartan-3 Starter Kit и Spartan-3E Starter Kit [3, 5, 6].

[3]Зотов В. Ю. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx. М.: Горячая линия – Телеком, 2006.

[4]Зотов В. Инструментальный комплект CoolRunner-II Design Kit для практического освоения методов программирования ПЛИС семейств CPLD фирмы Xilinx. Компоненты и технологии. 2003. № 2.

[5]Зотов В. Инструментальный комплект Spartan-3 Starter Kit для практического освоения методов проектирования встраиваемых микропроцессорных систем на основе ПЛИС семейств FPGA фирмы Xilinx. Компоненты и технологии. 2005. № 7.

[6]Зотов В. Новый инструментальный комплект Spartan-3E Starter Kit для практического освоения методов проектирования встраиваемых микропроцессорных систем на основе ПЛИС семейств FPGA фирмы Xilinx. Компоненты и технологии, 2006. № 10.


Установка САПР серии Xilinx ISE.

____Дистрибутив пакета средств проектирования серии Xilinx ISE может предоставляться в форме самораспаковывающегося архива (на Web-сервере фирмы Xilinx) или в развёрнутом виде (на DVD-носителе). После распаковки архива автоматически запускается «мастер»установки САПР серии Xilinx ISE на жёсткий диск компьютера. При использовании разархивированного дистрибутива процесс инсталляции инициируется путём активизации программы setup.exe, которая находится в папке win.
____Работа «мастера» начинается с поочерёдного вывода трёх диалоговых панелей с заголовком Accept Software License, в которых отображаются соответствующие части лицензионного соглашения по использованию устанавливаемого программного обеспечения. Необходимо принять условия каждой части лицензии. Для этого в каждой из этих диалоговых панелей нужно поместить курсор на поле индикатора «I accept the terms of this software license» и щёлкнуть левой кнопкой мыши. При этом в поле индикатора отобразится соответствующий маркер и станет активной кнопка Далее (Next), расположенная в нижней части диалоговой панели. Эта кнопка позволяет перейти к следующей диалоговой панели «мастера» с заголовком Select Destination Directory, в которой нужно указать имя диска и каталога, используемого для размещения программ пакета САПР, а также название раздела (программной группы), создаваемого в меню Пуск/Программы (Start/Programs).
____Полное имя каталога, включающее путь доступа к нему, указывается в поле редактирования Select a Destination Directory, расположенном в верхней части одноименной диалоговой панели. По умолчанию предлагается каталог с названием Xilinx, который автоматически создаётся на диске С. Изменить название диска или каталога можно с помощью клавиатуры после активизации этого поля редактирования или кнопки Browse, которая открывает стандартную панель выбора каталога. Название раздела, создаваемого в меню Пуск/Программы (Start/Programs) и используемого для вызова программ пакета, определяется в поле редактирования Select a Program Folder. Рекомендуется использовать название, предлагаемое по умолчанию: Xilinx ISE N.Mi (где N.M – номер устанавливаемой версии САПР серии Xilinx ISE). При необходимости его изменения следует использовать клавиатуру. После нажатия кнопки Далее (Next) в нижней части диалоговой панели Select Destination Directory открывается очередная диалоговая панель «мастера», озаглавленная Update Environment.
____Данная панель позволяет определить значения параметров, управляющих установкой переменных окружения и путей доступа к программам пакета САПР серии Xilinx ISE в системных файлах. Значение переменной окружения LMC_HOME должно быть установлено в том случае, если в разрабатываемых проектах планируется использование компонентов процессора PowerPC или высокоскоростных приёмопередатчиков Rocket I/O. Определение значений переменных PATH и XILINX необходимо для нормального функционирования модулей пакета САПР в пакетном режиме и в режиме командной строки. Значения этих параметров используются для определения путей доступа к программам пакета в системных файлах. Управление установкой значений всех переменных окружения осуществляется с помощью индикаторов состояния, которые расположены слева в каждой строке с идентификатором переменной. Значение «включено», отмеченное маркером на поле соответствующего индикатора, разрешает автоматическое определение выбранной переменной окружения. Для изменения состояния индикатора на противоположное следует поместить курсор на поле индикатора и щёлкнуть левой кнопкой мыши. Для всех параметров, управляющих определением значений переменных окружения, рекомендуется использовать состояние «включено», установленное по умолчанию. Чтобы перейти к следующему шагу инсталляции средств проектирования серии Xilinx ISE, нужно воспользоваться кнопкой Далее (Next), расположенной в нижней части диалоговой панели Update Environment.
____Очередная диалоговая панель Begin Installation, отображаемая после нажатия кнопки Далее (Next), содержит список всех указанных ранее параметров процесса установки пакета. В этой панели также перечисляются семейства ПЛИС, которые поддерживаются данной версией САПР. При необходимости изменения каких-либо значений параметров установки следует вернуться к предыдущим шагам, нажав кнопку Назад (Back). Если все параметры установлены корректно, то следует нажать кнопку Установка (Install), которая активизирует собственно процесс инсталляции программ пакета САПР. При этом на экран выводится информационная панель, в верхней части которой отображается индикатор выполнения этого процесса. Процесс установки средств проектирования может занимать заметное время, в зависимости от производительности компьютера и скорости работы жёсткого диска. В течение этого процесса в информационной панели, отображаемой на экране монитора, приводятся сведения о новых возможностях устанавливаемой версии САПР.
____После завершения инсталляции программ пакета САПР серии Xilinx ISE может выводиться запрос о замене драйверов. Для нормальной работы загрузочных кабелей рекомендуется ответить на этот запрос утвердительно (Yes).
____Далее, при отсутствии ошибок, отображается сообщение об успешном окончании процесса инсталляции, которое закрывается кнопкой ОК. После этого следует обязательно установить модули обновления, которые устраняют ошибки, обнаруженные в процессе эксплуатации САПР, а также расширяют список поддерживаемых семейств ПЛИС. Процесс установки модулей обновления Service Pack рассматривается в следующем разделе.


Обновление программных средств пакета САПР серии Xilinx ISE.

____Обновление программных средств пакета САПР серии Xilinx ISE выполняется с помощью модулей Service Pack, которые устанавливаются поверх существующей версии. К моменту написания данной статьи на web-сервере фирмы Xilinx был представлен Service Pack 3. Этот модуль представляет собой самораспаковывающийся архив, после развёртывания которого автоматически запускается «мастер» инсталляции Service Pack.
____В процессе установки модуля обновления Service Pack необходимо указать диск и каталог, в котором расположены программные средства пакета САПР серии Xilinx ISE, используя стартовую диалоговую панель «мастера» Select a Destination Directory. Ввод названия каталога осуществляется с помощью клавиатуры после активизации поля редактирования «Select the directory where you want the software installed» или кнопки Browse, которая открывает стандартную панель выбора каталога. В этой же диалоговой панели содержится параметр Create Backup before installing update, который управляет созданием резервных копий изменяемых файлов. По умолчанию для этого параметра используется значение «включено», позволяющее впоследствии при необходимости отменить изменения, выполненные в процессе обновления пакета средств проектирования.
____Перед началом копирования файлов выводится панель Begin Installation, в которой приведены выбранные значения параметров инсталляции. При необходимости внесения изменений следует вернуться к предыдущим шагам, нажав кнопку Назад (Back). Если все значения параметров установлены верно, то следует нажать кнопку Установка (Install), которая активизирует собственно процесс инсталляции файлов модуля обновления Service Pack.
____Дальнейший ход процесса установки модуля обновления выполняется в автоматическом режиме и сопровождается отображением в диалоговой панели информационных сообщений о последних изменениях в САПР. Завершается этот процесс выводом информационной панели, уведомляющей об успешном окончании установки файлов модуля обновления.


Установка системы HDL-моделирования ModelSim XE III Starter.

____Процесс установки системы HDL-моделирования ModelSim XE III Starter выполняется также с помощью «мастера», который активизируется сразу после автоматической распаковки инсталляционного архива. В начале инсталляции на экран выводится стартовая диалоговая панель с заголовком Select Components, с помощью которой следует выбрать редакцию устанавливаемой системы ModelSim. Дистрибутив пакета позволяет установить как полную, так и ограниченную свободно распространяемую версию системы моделирования. Но для каждой редакции необходима соответствующая лицензия (файл с лицензионным кодом). Фирмой Xilinx бесплатно предоставляется лицензия на использование только свободно распространяемой редакции ModelSim XE III Starter. Для инсталляции этой версии нужно в диалоговой панели Select Components зафиксировать в нажатом состоянии кнопку MXE III Starter – Limited Version MXE III (Free).
____Переход к следующему шагу установки программных средств ModelSim осуществляется нажатием кнопки Далее (Next) в нижней части диалоговой панели. Очередная диалоговая панель «мастера» установки Welcome содержит предупреждение о необходимости закрытия всех других открытых приложений (программ) перед началом процесса инсталляции. Для прекращения установки системы моделирования и последующего завершения работы активных приложений, которые могут повлиять на процесс инсталляции, следует воспользоваться кнопкой Отмена (Cancel), находящейся в нижней части диалоговой панели Welcome.
____Нажатие кнопки Далее (Next) приводит к открытию следующей диалоговой панели «мастера» Software License Agreement. В этой панели отображается текст лицензионного соглашения об использовании устанавливаемой версии системы ModelSim. Чтобы продолжить процесс установки, необходимо принять условия лицензии, нажав кнопку Yes, расположенную в нижней части диалоговой панели Software License Agreement.
____Далее необходимо указать диск и каталог, в который будут установлены программные модули и библиотеки системы моделирования, используя очередную диалоговую панель Choose Destination Location. Полное название каталога отображается в поле Destination Folder. По умолчанию программа установки предлагает разместить средства моделирования ModelSim в каталоге Modeltech_xe_starter, который автоматически создаётся на диске С. Для изменения предлагаемого названия диска и каталога следует воспользоваться стандартной панелью навигации по дискам компьютера, которая открывается после нажатия кнопки Browse, расположенной в поле Destination Folder. Указав место расположения системы моделирования, можно перейти к следующему шагу процесса её инсталляции, воспользовавшись кнопкой Далее (Next), находящейся в нижней части диалоговой панели Choose Destination Location.
____На этом шаге производится выбор устанавливаемых исходных файлов и библиотек. Очередная диалоговая панель «мастера» Select Library Installation Option содержит список возможных вариантов конфигурации библиотек для языков VHDL и Verilog. При разработке проектов с использованием языка описания аппаратуры VHDL следует в этом списке выбрать строку Full VHDL.
____Следующая диалоговая панель Select Program Folder предназначена для определения названия раздела, создаваемого в меню Пуск/Программы (Start/Programs), предоставляющего доступ к программам системы моделирования ModelSim. Имя программной группы указывается в поле редактирования Program Folders. По умолчанию в качестве названия раздела используется строка ModelSim XE III 6.1e. Если данный раздел не используется для других целей, рекомендуется оставить название программной группы, предлагаемое по умолчанию. Выбор названия раздела завершается нажатием кнопки Далее (Next), находящейся в нижней части диалоговой панели Select Program Folder.
____В очередной диалоговой панели «мастера» инсталляции Add ModelSim To Path представлен запрос об установке путей доступа к программам пакета ModelSim в системных файлах компьютера. Указание полного пути доступа к каталогу, содержащему исполняемые программные модули системы моделирования, необходимо для выполнения компиляции в пакетном режиме и осуществления моделирования в окне сеанса DOS. Процедура установки путей доступа выполняется автоматически при нажатии кнопки Yes в панели запроса Add ModelSim To Path.
____Функционирование системы моделирования ModelSim XE III невозможно без файла, содержащего лицензионный код. Процедура его получения может быть выполнена сразу же после завершения установки пакета, если используемый компьютер имеет выход в Интернет. С этой целью на экран выводится диалоговая панель License Request, содержащая запрос о немедленном выполнении процедуры получения файла лицензии. При утвердительном ответе на этот запрос автоматически стартует утилита Submit License Request. Вопросы получения лицензионного кода подробно обсуждаются в следующем разделе.
____Заключительная информационная панель «мастера» ModelSim XE III Setup Complete содержит сведения об успешном выполнении основных операций установки системы моделирования ModelSim XE III Starter. Процесс инсталляции средств моделирования завершается нажатием кнопки Готово (Finish) в нижней части этой информационной панели.
____Для системы моделирования ModelSim XE также периодически выпускаются пакеты обновлений библиотек моделей компонентов и IP-ядер фирмы Xilinx. Получить данные пакеты можно теми же путями, что и САПР серии Xilinx ISE [2]: через Интернет или официального дистрибьютора. Пакеты обновлений для системы ModelSim XE обычно выполнены в виде zip-архивов, содержимое которых нужно скопировать непосредственно в основной каталог, созданный для установки средств моделирования.


Получение лицензионного кода для системы моделирования ModelSim XE III Starter.

____Для получения файла лицензии следует активизировать строку Submit License Request в меню Программы/ModelSim, которое открывается при нажатии кнопки Пуск операционной системы Windows. Эта утилита автоматически собирает всю информацию о технических параметрах используемого компьютера, необходимую для получения лицензионного кода, преобразует её в формат адресной строки Internet и автоматически запускает обозреватель Microsoft Internet Explorer. Если компьютер, на котором установлен пакет, подключен к Интернету, то файл лицензии может быть получен в течение нескольких минут. В процессе получения лицензии необходимо ввести идентификатор пользователя и пароль, полученные ранее при регистрации, и вновь заполнить анкету с указанием адреса электронной почты, по которому будет выслан файл, содержащий лицензионный код.
____В противном случае, при отсутствии выхода в Интернет, следует скопировать содержимое адресной строки Microsoft Internet Explorer в буфер обмена, выделив его и воспользовавшись командой копирования из меню Edit или всплывающего контекстно-зависимого меню. Затем содержимое буфера обмена нужно сохранить в виде текстового файла на дискете или Flash-диске (используя любой текстовый редактор, например, Notepad или WordPad), которые следует перенести на компьютер, подключенный к Интернету. Далее нужно выполнить обратную операцию – скопировать текст из файла на дискете или Flash-диске в буфер обмена, после чего активизировать обозреватель Internet Explorer и вставить содержимое буфера в адресную строку. Полученный файл лицензии необходимо перенести на жёсткий диск компьютера, где установлен пакет ModelSim XE III Starter.
____Перед началом работы с пакетом моделирования необходимо активизировать полученный лицензионный код. Для этого следует запустить программу Licensing Wizard, используя меню Программы/ModelSim, с помощью которой указывается размещение файла лицензии на диске и автоматически устанавливается полный путь доступа к нему, а также необходимые переменные окружения.


Принципиальные схемы загрузочных кабелей, предназначенных для конфигурирования ПЛИС фирмы Xilinx.

____Принципиальные схемы загрузочных кабелей, которые рассматриваются в настоящем разделе, отличаются простотой и доступностью используемых компонентов. Эти схемы представлены в разделе поддержки сайта xilinx.com и в описании инструментальных комплектов, перечисленных в начале статьи. Все загрузочные кабели, выполненные на основе данных схем, предназначены для подключения к параллельному порту (LPT) персонального компьютера.
____На рис. 1 изображена принципиальная схема параллельного загрузочного кабеля Parallel Download Cable III, который серийно производился фирмой Xilinx до выпуска его новой версии – Parallel Download Cable IV. С помощью данного кабеля можно выполнять загрузку конфигурационной последовательности в ПЛИС с архитектурой FPGA (Field Programmable Gate Array), а также программирование кристаллов с архитектурой CPLD и конфигурационной памяти. Поэтому его целесообразно использовать в том случае, когда планируется работа с различными семействами ПЛИС. Загрузка конфигурационных данных в кристалл и обратное считывание информации осуществляется через параллельный порт персонального компьютера, который функционирует в режиме EPP (Enhanced Parallel Port). Питание загрузочного кабеля (рис. 1) осуществляется от стабилизатора напряжения, расположенного на печатной плате проектируемого устройства, в состав которого входит конфигурируемая ПЛИС.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Ea_u_010

____Схема загрузочного кабеля Xilinx Parallel Download Cable III выполнена на основе двух микросхем SN74HC125N. Все компоненты схемы располагаются на печатной плате. Сопряжение печатной платы модуля загрузочного кабеля с параллельным портом персонального компьютера осуществляется обычно посредством 25-проводного ленточного кабеля, рекомендуемая длина которого не должна превышать 1 м. Для подключения модуля программирования к порту JTAG-интерфейса конфигурируемой ПЛИС можно использовать 10-проводный ленточный кабель, рекомендуемая длина которого не должна превосходить 150 мм. В случае применения ленточных кабелей большей длины велика вероятность возникновения помех в процессе программирования ПЛИС, а также изменения длительности фронтов конфигурационных сигналов. Следствием проявления этих факторов являются сбои в процессе конфигурирования кристалла, которые в конечном итоге приводят к отсутствию работоспособности запрограммированной ПЛИС.
____Для программирования ПЛИС с архитектурой CPLD, в частности, кристаллов семейства CoolRunner-II, можно изготовить загрузочный кабель по упрощённому варианту принципиальной схемы, приведённой на рис. 1. Основу модифицированного варианта схемы образует одна микросхема SN74HC125N. Загрузочный кабель, выполненный по такой схеме, применяется, например, в составе отладочной платы Digilab XC2 из комплекта CoolRunner-II Design Kit, который выпускается фирмой Digilent Incorporated [3, 4 ]. Принципиальная схема упрощённого варианта загрузочного кабеля показана на рис. 2. Сокращение количества компонентов принципиальной схемы позволяет существенно уменьшить размеры печатной платы модуля загрузочного кабеля. Кроме того, разъём, предназначенный для подключения к порту JTAG-интерфейса программируемой ПЛИС, можно также расположить непосредственно на этой печатной плате, исключив тем самым соответствующий ленточный кабель. В этом случае для обеспечения механической совместимости загрузочного кабеля с платой разрабатываемого устройства рекомендуется выбирать ширину печатной платы модуля равной длине разъёма JTAG-интерфейса. Таким образом, исключаются возможные проблемы при подключении разъёма JTAG-интерфейса загрузочного кабеля к соответствующему разъёму на печатной плате разрабатываемой системы, в состав которой входит программируемый кристалл. Электропитание данного загрузочного кабеля при работе с ПЛИС семейства CoolRunner-II осуществляется от источника с выходным напряжением 3,3 В. Для этой цели может использоваться дополнительный внешний источник с указанным значением выходного напряжения или стабилизатор, расположенный на печатной плате (на которой установлена программируемая ПЛИС) и вырабатывающий напряжение 3,3 В.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Ea_u_011

____Наиболее эффективным вариантом принципиальной схемы загрузочного кабеля, рекомендуемым для самостоятельного изготовления, является схема кабеля JTAG-интерфейса, который выпускается фирмой Digilent Incorporated. Этот загрузочный кабель Digilent JTAG3 Download/Debug Cable входит, в частности, в состав инструментального комплекта Spartan-3 Starter Kit [4, 5]. Важным преимуществом указанного загрузочного кабеля является поддержка достаточно широкого диапазона значений напряжения питания: 2,8...5 В. Основу принципиальной схемы этого кабеля (рис. 3) образуют две микросхемы: NL37WZ17 и NL17SZ125, выпускаемые фирмой ON Semiconductor.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Ea_u_012

Использование в составе схемы компонентов, выполненных в миниатюрных корпусах, позволяет разместить их на печатной плате вместе с разъёмом JTAG-интерфейса. Для подключения данного загрузочного кабеля к параллельному порту персонального компьютера можно использовать пятипроводный кабель длиной не более 1,5 м. Соединение контактов 8, 11, 12 разъёма параллельного порта осуществляется перемычками, размещаемыми непосредственно на разъёме загрузочного кабеля DB25P.


Продолжение в следующем посте...


.


Последний раз редактировалось: Viktor2312 (Вс Сен 08 2019, 22:54), всего редактировалось 2 раз(а)

_________________
"ЛП & ТИ"
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty .

Сообщение  Viktor2312 в Вс Сен 08 2019, 21:04

32
.
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx.


(часть 2)
Валерий Зотов


____________________________________________________________________________________________________
____Вторая часть курса знакомит с последовательностью этапов проектирования цифровых устройств на основе ПЛИС фирмы Xilinx. Приводятся краткие рекомендации по выбору кристаллов для реализации разрабатываемого устройства. Подробно рассматривается процесс создания нового проекта в САПР серии Xilinx ISE.
____________________________________________________________________________________________________


Краткая характеристика этапов проектирования цифровых устройств на основе ПЛИС, выпускаемых фирмой Xilinx.

____В процессе проектирования цифровых устройств на базе ПЛИС фирмы Xilinx можно выделить следующие этапы:

  • выбор семейства и типа кристалла для реализации разрабатываемого устройства;

  • создание нового проекта в САПР серии Xilinx ISE;

  • подготовка исходного описания проектируемого устройства в схемотехнической, алгоритмической или текстовой форме;

  • синтез проектируемого устройства;

  • верификация исходных описаний проектируемого устройства методом функционального моделирования;

  • размещение и трассировка проекта разрабатываемого устройства в кристалле;

  • полное (временное) моделирование проектируемого устройства, выполняемое с учётом задержек распространения сигналов внутри кристалла;

  • формирование конфигурационной последовательности ПЛИС, соответствующей проекту разрабатываемого устройства;

  • программирование ПЛИС (загрузка проекта разработанного устройства в кристалл) или конфигурационного ПЗУ/ППЗУ.

____Типовой маршрут проектирования цифровых устройств, выполняемых на основе ПЛИС фирмы Xilinx, показан на рисунке 4.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Ea_00111

____Прежде чем приступить к созданию нового проекта, следует выбрать метод описания разрабатываемого устройства и, соответственно, средств синтеза. Исходная информация, описывающая проектируемое устройство, может быть представлена в виде принципиальных схем, описаний на языках HDL (Hardware Description Language), диаграмм состояний, пакетов и библиотек пользователя. Наиболее привычным и наглядным для разработчиков является схемотехнический метод описания. В то же время в последние годы большое распространение получили языки описания аппаратуры высокого уровня, в первую очередь, VHDL и Verilog. На практике используют смешанный метод: каждый функциональный блок разрабатываемого устройства описывается на одном из языков HDL, а их соединение представляется в виде соответствующей принципиальной схемы. Поэтому в дальнейшем будут рассмотрены процедуры подготовки исходных описаний проектируемых устройств в форме принципиальной схемы и с применением языка VHDL.
____Перед началом формирования нового проекта разрабатываемого устройства в САПР серии Xilinx ISE необходимо выбрать семейство и тип ПЛИС для его реализации. При этом необходимо учесть не только требования технического задания, но и предельные возможности различных серий ПЛИС, а также некоторые дополнительные факторы. Краткие рекомендации по выбору семейства и типа ПЛИС приводятся в следующем разделе. Следует отметить, что предварительно выбранное семейство или тип кристалла при необходимости можно изменить в процессе проектирования. Это достаточно легко сделать, если новый тип ПЛИС содержит те же виды логических и специализированных элементов (например, модули блочной памяти, умножители), которые уже используются в исходных описаниях проектируемого устройства.
____При создании нового проекта в САПР серии Xilinx ISE указывается информация о выбранном семействе и типе ПЛИС, а также об используемых средствах синтеза и моделирования. На этапе подготовки описания проектируемого устройства, кроме формирования принципиальных схем и/или исходных текстов на языке HDL, необходимо установить временные и топологические ограничения, которые должны учитываться при синтезе, размещении и трассировке проекта в кристалле. В процессе синтеза, на основании исходных модулей проекта формируется список соединений (netlist), содержащий набор примитивов или компонентов, который может быть реализован на основе элементов выбранного кристалла ПЛИС. Далее результаты синтеза используются в качестве исходных данных средствами размещения и трассировки.
____Верификация подготовленных исходных описаний разрабатываемого устройства, выполняемая методом функционального моделирования, производится без учёта реальных значений задержек прохождения сигналов и позволяет проконтролировать соответствие выходных сигналов предполагаемому алгоритму работы. На этапе размещения и трассировки проекта в кристалле производится распределение выполняемых функций в конфигурируемые логические блоки CLB (Configurable Logic Block) или макроячейки (Macrocell) в зависимости от используемого семейства ПЛИС и формирование необходимых связей. В процессе выполнения этого этапа также вычисляются реальные значения задержек распространения сигналов, которые необходимы для полного (временного) моделирования разрабатываемого устройства. Основным результатом этапа размещения и трассировки является формирование файла, в котором содержится информация о конфигурации ПЛИС, реализующей проектируемое устройство. Итогом процесса разработки цифрового устройства на основе ПЛИС является загрузка конфигурационных данных в кристалл или программирование конфигурационного ПЗУ/ППЗУ с помощью соответствующих средств САПР серии Xilinx ISE и загрузочного кабеля, варианты которого были представлены в первой части данной статьи.
____Следует обратить внимание на то, что этапы функционального и временного моделирования не являются обязательными. Тем не менее, использование эффективных средств моделирования, включаемых в состав пакетов САПР серии Xilinx ISE [1], позволяет обнаружить большинство возможных ошибок и тем самым значительно сократить общее время разработки устройства. При обнаружении ошибок на любом из этих этапов моделирования, например, логических ошибок на этапе функционального моделирования или при получении неудовлетворительных результатов временного моделирования, следует вернуться на стадию разработки исходных описаний проекта, внести необходимые изменения и повторить соответствующие этапы.
____Выполнение этапов создания нового проекта и подготовки исходных описаний проектируемого устройства не зависит от выбранного типа архитектуры ПЛИС (CPLD или FPGA), используемого для его реализации. Содержание последующих этапов (синтеза, функционального и временного моделирования, размещения, трассировки и загрузки проекта в кристалл) зависит от семейства ПЛИС – CPLD (Complex Programmable Logic Device) или FPGA (Field Programmable Gate Array) [2]. Поэтому в дальнейшем реализация этих этапов проектирования в САПР серии Xilinx ISE рассматривается отдельно для каждого типа архитектуры ПЛИС.


Рекомендации по выбору семейства и типа ПЛИС для реализации разрабатываемого устройства.

____При определении семейства и типа ПЛИС для разрабатываемого устройства необходимо, учитывая уровень его сложности и требования, предъявляемые к быстродействию, уровню потребления, условиям эксплуатации, обратить внимание на следующие технические характеристики кристаллов:

  • объём логических, трассировочных и специализированных ресурсов (блочной памяти Block RAM, умножителей, цифровых модулей управления синхронизацией Digital Clock Manager (DCM), аппаратных микропроцессорных ядер);

  • наличие достаточного количества пользовательских выводов;

  • максимально возможная тактовая частота реализуемого устройства;

  • значения напряжения источников питания для ядра и блоков ввода/вывода кристалла;

  • поддержка блоками ввода/вывода необходимых стандартов цифровых сигналов;

  • потребляемая мощность;

  • варианты исполнения (температурный диапазон);

  • типовой ряд выпускаемых корпусов;

  • стоимость.

____Прежде всего, необходимо выбрать тип архитектуры ПЛИС: CPLD или FPGA. Преимуществами кристаллов семейств CPLD, выпускаемых фирмой Xilinx, являются:

  • интегрированная энергонезависимая память для конфигурационных данных;

  • сравнительно невысокие значения потребляемой мощности;

  • возможность реализации устройств с высоким быстродействием;

  • минимальное суммарное время разработки устройства (от создания проекта до программирования кристалла);

  • невысокая стоимость.

____Основным недостатком ПЛИС с архитектурой CPLD является ограниченный объём логических ресурсов. Максимальное количество макроячеек (и, соответственно, триггеров) в кристаллах семейств CPLD фирмы Xilinx составляет 512. Поэтому ПЛИС данного типа целесообразно использовать для реализации цифровых устройств, большую часть которых образуют комбинационные схемы (блоки) при ограниченном объёме последовательностных схем (блоков). В настоящее время фирма Xilinx производит две серии ПЛИС с архитектурой CPLD: XC9500 и CoolRunner. В состав серии XC9500 входят три семейства недорогих кристаллов: XC9500, XC9500XL и XC9500XV, которые различаются, в основном, напряжением питания. Если проектируемое устройство должно работать в системе с напряжением питания 5 В и соответствующими уровнями входных и выходных сигналов, для его реализации рекомендуется использовать ПЛИС семейства XC9500. В тех случаях, когда необходимо обеспечить совместимость с уровнями цифровых сигналов 5 В только по входам, можно использовать кристаллы семейства XC9500XL, напряжение питания ядра которых составляет 3,3 В. Для реализации устройств, которые должны обладать совместимостью по входам с уровнями цифровых сигналов 2,5 В и/или 3,3 В, а по выходам – с 1,8 В, 2,5 В и/или 3,3 В, необходимо выбирать ПЛИС семейства XC9500XV.
____Серия CoolRunner включает два семейства кристаллов, отличающихся высоким быстродействием и низкой потребляемой мощностью: CoolRunner XPLA3 и CoolRunner-II. Напряжение питания ядра кристаллов семейства CoolRunner-II составляет 1,8 В, а блоки ввода/вывода способны работать с уровнями цифровых сигналов 1,8 В, 2,5 В и/или 3,3 В. ПЛИС семейства CoolRunner XPLA3 следует применять в тех случаях, когда проектируемое устройство должно обладать совместимостью по входам с уровнями цифровых сигналов 5 В. Более подробную информацию об особенностях и технических характеристиках ПЛИС с архитектурой CPLD, выпускаемых фирмой Xilinx, можно найти в [2, 4, 5].
____К важным преимуществам кристаллов с архитектурой FPGA относятся:

  • возможность выбора ПЛИС, обладающих большим объёмом логических и трассировочных элементов;

  • наличие специализированных аппаратных ресурсов, в том числе, умножителей, модулей блочной памяти, высокоскоростных приёмо-передатчиков и микропроцессорных ядер;

  • сверхвысокое быстродействие;

  • поддержка практически всех наиболее распространённых стандартов ввода/вывода цифровых сигналов;

  • наличие широкого спектра готовых отлаженных модулей системного уровня, представленных в форме IP ядер.

____Из пяти серий ПЛИС с архитектурой FPGA, выпускаемых фирмой Xilinx, для новых разработок рекомендованы только две: Virtex и Spartan. Серия Virtex включает в себя следующие семейства: Virtex, Virtex-E, Virtex-II, Virtex-II PRO, Virtex-4 и Virtex-5. Последние четыре семейства являются наиболее перспективными для создания высокопроизводительных цифровых устройств различного назначения, в том числе модулей и систем цифровой обработки сигналов. Кристаллы, входящие в состав этих семейств, в полной мере обладают перечисленными выше преимуществами и позволяют реализовать цифровые устройства различного уровня сложности, включая мощные многопроцессорные встраиваемые системы на кристалле [3]. Для разработки последних следует использовать семейства Virtex-II PRO, Virtex-4 и Virtex-5 с интегрированными микропроцессорными ядрами. Более подробная информация о технических параметрах ПЛИС указанных семейств представлена в [6–8]. Основным фактором, сдерживающим массовое применение ПЛИС серии Virtex, является их высокая стоимость.
____В серии Spartan в настоящее время доступны семь семейств кристаллов, которые по техническим характеристикам близки к ПЛИС серии Virtex (соответствующих семейств), но отличаются более низкой стоимостью. К наиболее перспективным семействам ПЛИС серии Spartan можно отнести Spartan 3 и Spartan-3E [9–11], рекомендуемые для серийно выпускаемых устройств.


Структура проекта разрабатываемого цифрового устройства в САПР серии Xilinx ISE.

____Прежде чем приступить к изучению этапов процесса проектирования, следует определить само понятие проекта.
____Под проектом цифрового устройства в САПР серии Xilinx ISE понимается совокупность модулей (файлов),которые содержат полную информацию, необходимую для выполнения всех этапов процесса разработки данного устройства на базе ПЛИС, включая программирование кристалла.
____В структуре проекта САПР серии Xilinx ISE можно выделить следующие группы модулей:

  • исходные описания проектируемого устройства в графической или текстовой форме;

  • IP-ядра, формируемые генератором параметризированных модулей CORE Generator и комплексом средств автоматизированного проектирования Xilinx Embedded Development Kit (EDK) [1, 3];

  • модули временных и топологических ограничений проекта;

  • модули описания содержимого элементов оперативной (ОЗУ) и постоянной памяти (ПЗУ);

  • документация, сопровождающая проект;

  • промежуточные результаты выполнения каждого этапа проектирования, используемые в качестве исходных данных для последующих шагов процесса разработки устройства;

  • отчёты о выполнении основных этапов проектирования;

  • функциональная и временная модели проектируемого устройства;

  • описания тестовых воздействий, необходимых для моделирования разрабатываемого устройства, в текстовом и графическом формате;

  • результаты функционального и временного моделирования проектируемого устройства в графической и текстовой форме;

  • отчёты, формируемые вспомогательными средствами пакета;

  • окончательные результаты проектирования, используемые для конфигурирования (программирования) ПЛИС и ПЗУ/ППЗУ.

____Все модули проекта располагаются в одном каталоге (папке), название которого совпадает с названием проекта. Изначально проект представлен только заголовком и модулем, в котором указаны параметры проекта. Затем к проекту добавляются модули исходного описания разрабатываемого устройства. Далее, после выполнения каждого этапа процесса разработки, в проект включаются результаты, полученные на этом этапе, и соответствующий отчёт. Кроме того, разработчик может дополнить проект необходимой текстовой документацией.


Создание нового проекта разрабатываемого устройства в САПР серии Xilinx ISE.

____Работа в САПР серии Xilinx ISE начинается с открытия управляющей оболочки этого пакета – Навигатора проекта (Project Navigator) – двойным щелчком левой кнопки мыши на соответствующей пиктограмме (ISE), расположенной на Рабочем столе компьютера. При отсутствии данной пиктограммы можно воспользоваться кнопкой Пуск (Start) операционной системы Windows XP/2000. В открывшейся панели необходимо выбрать строку Программы (Programs), затем в предложенном списке найти группу программ Xilinx ISE…, где следует выбрать строку Project Navigator.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 005_xi10

При успешном выполнении указанных операций на экране монитора отображается основное окно Навигатора проекта, структура которого была подробно рассмотрена [1].

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 001_xi10

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 006_xi10

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 011_ee10

____Для создания нового проекта в САПР серии Xilinx ISE следует выполнить команду File основного меню Навигатора проекта, а затем во всплывающем меню выбрать строку New Project.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 007_xi10

В результате запускается «мастер» формирования нового проекта – New Project Wizard. Работа «мастера» начинается с вывода на экран диалоговой панели Create New Project, в которой должны быть определены следующие необходимые исходные данные:

  • название проекта;

  • имя диска и каталога, в котором должен располагаться формируемый проект;

  • тип (способ описания) модуля верхнего уровня иерархии проекта.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 002_xi10

____В первую очередь, рекомендуется определить раздел (папку), в котором будет располагаться рабочий каталог проекта. Целесообразно хранить все проекты в специально созданном для этих целей каталоге, например, C:\Project. Каталог, в котором находятся все проекты пользователя, должен располагаться вне раздела, содержащего средства проектирования серии Xilinx ISE, чтобы при обновлении версии пакета САПР он не был случайно удалён. Местоположение проекта на диске указывается в поле редактирования Project Location. По умолчанию в поле редактирования Project Location предлагаются имена диска и каталога, которые использовались в предыдущем проекте. Изменить местоположение создаваемого проекта можно стандартными средствами ОС Windows.
____Чтобы задать имя создаваемого проекта, необходимо активизировать поле редактирования Project name, после чего ввести соответствующее название. В тексте названия могут использоваться только заглавные и строчные буквы латинского алфавита (A – Z, a – z), цифры (0 – 9) и символ подчеркивания (_). Рекомендуется задавать мнемонические имена проектов, чтобы в дальнейшем легко найти требуемый проект. Введённое название проекта автоматически добавляется в поле Project Location, определяя название рабочего каталога проекта.
____Тип (способ описания) модуля верхнего уровня иерархии проекта определяется с помощью поля выбора Top Level Source Type. Выпадающий список, который открывается при нажатии кнопки, расположенной в правой части этого поля выбора, содержит четыре варианта: HDL, Schematic, EDIF и NGC/NGO.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 008_xi10

При использовании языков высокого уровня VHDL и Verilog для описания модуля верхнего уровня проекта в качестве значения параметра Top Level Source Type устанавливается HDL. Если исходный модуль верхнего уровня проекта будет выполнен в схемотехническом редакторе САПР серии Xilinx ISE, следует выбрать вариант Schematic. В тех случаях, когда в качестве модуля верхнего уровня иерархии предполагается использовать описания в формате EDIF или NGC/NGO, должны быть указаны соответствующие значения параметра Top Level Source Type.
____Установка значений всех исходных параметров создаваемого проекта завершается нажатием клавиши Далее (Next), которая находится в нижней части стартовой диалоговой панели «мастера» New Project Wizard. Следует отметить, что эта клавиша становится доступной только после определения значений всех перечисленных выше параметров. Если значение какого-либо параметра не задано, данная клавиша остаётся в неактивном состоянии (отображается серым цветом). После нажатия клавиши Далее (Next), в панели Create New Project выводится очередная диалоговая панель «мастера» New Project Wizard с заголовком Device Properties, с помощью которой необходимо определить следующие параметры нового проекта:

  • категорию, к которой относится выбираемое семейство ПЛИС;

  • семейство ПЛИС, на базе которого разрабатывается устройство;

  • тип кристалла, выбираемого для реализации устройства;

  • тип корпуса ПЛИС;

  • категорию быстродействия используемого кристалла;

  • применяемые средства синтеза и моделирования проектируемого устройства.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 003_xi10

____Категория, семейство ПЛИС, тип кристалла, корпуса, категория быстродействия, средства синтеза и моделирования указываются в форме таблицы параметров проекта. В первом столбце этой таблицы отображаются названия параметров (Property Name), во втором – значения этих характеристик (Value). Каждая ячейка столбца Value является полем соответствующего параметра. Чтобы установить требуемое значение какого-либо параметра в этой таблице, следует воспользоваться кнопкой управления выпадающим списком соответствующего поля выбора. При нажатии на эту кнопку отображается список всех возможных значений соответствующего параметра. Выбор требуемого значения осуществляется щелчком левой кнопки мыши на строке выпадающего списка, содержащей это значение. После этого указанное в данной строке значение автоматически отображается в поле выбора.
____Фирма Xilinx классифицирует все выпускаемые семейства кристаллов в соответствии с областью их применения по следующим категориям:

  • семейства ПЛИС общего назначения (General Purpose);

  • семейства кристаллов, ориентированные на применение в автомобильной электронике (Automotive);

  • семейства ПЛИС повышенной надёжности, предназначенные для использования в военной технике (Military/Hi-Reliability);

  • семейства ПЛИС, выпускаемые в радиационно-стойком исполнении (Radiation Hardened).

____Выбор категории кристаллов позволяет существенно ограничить список возможных вариантов при определении семейства ПЛИС. Чтобы указать категорию ПЛИС, необходимо в выпадающем списке значений параметра Product Category выделить название соответствующей группы. Если при выборе семейства ПЛИС требуется отобразить список всех доступных семейств кристаллов (без деления по категориям), для параметра Product Category следует выбрать значение All.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 004_xi10

____Для определения семейства ПЛИС, на базе которого проектируется устройство, следует воспользоваться полем выбора значения параметра Family. При нажатии на кнопку управления выпадающим списком, находящуюся в правой части этого поля, отображается список семейств кристаллов, которые относятся к выбранной ранее категории ПЛИС. Если для параметра Product Category было установлено значение All, в этом списке будут перечислены названия всех семейств ПЛИС, поддерживаемых используемой версией средств проектирования серии Xilinx ISE.
____В поле выбора типа кристалла для реализации проектируемого устройства Device автоматически отображается тип ПЛИС, установленный по умолчанию для выбранного семейства. Чтобы изменить предлагаемый вариант, необходимо в выпадающем списке выбора параметра Device выделить строку, содержащую условное обозначение требуемого типа кристалла. При выборе ПЛИС семейств CPLD предусмотрена возможность автоматического определения типа кристалла, необходимого для реализации проектируемого устройства. Для этого в выпадающем списке кристаллов следует выбрать строку Automatic, и программы размещения и трассировки самостоятельно определят кристалл с минимальным количеством ресурсов, необходимых для реализации разрабатываемого устройства.
____Тип корпуса кристалла, выбранного для реализации проектируемого устройства, указывается в поле выбора Package. Если задано значение Automatic, в этом поле отображается символ «*», соответствующий режиму автоматического выбора типа корпуса. В этом случае можно указать конкретный тип корпуса с неопределённым числом выводов. Для этого следует выбрать значение <тип корпуса> из выпадающего списка поля Package. Если в поле Device указан определённый тип ПЛИС, то выпадающий список значений поля выбора Package содержит условные обозначения только тех типов корпусов, в которых выпускается данный кристалл.
____Для определения категории быстродействия выбранного кристалла предназначено поле выбора параметра Speed. Выпадающий список этого поля отображает градации быстродействия для выбранного типа ПЛИС. Если тип кристалла не конкретизирован (в поле Device указано Automatic), список содержит единственное значение «*», соответствующее режиму автоматического выбора категории быстродействия ПЛИС.
____Состав поддерживаемых средств синтеза зависит от используемой конфигурации системы проектирования серии Xilinx ISE и применяемого семейства ПЛИС. Чтобы просмотреть этот набор и при необходимости изменить средства синтеза, предлагаемые по умолчанию, следует воспользоваться полем выбора Synthesis Tool. Навигатор проекта автоматически скорректирует содержимое выпадающего списка инструментов синтеза в соответствии с конфигурацией САПР и выбранным семейством ПЛИС. По умолчанию предлагаются встроенные средства синтеза САПР серии Xilinx ISE – Xilinx Synthesis Technology (XST), которые можно рекомендовать для использования в большинстве проектов.
____Для указания средств моделирования проектируемого устройства необходимо воспользоваться полем выбора параметра Simulator. Одновременно с выбором средств моделирования указывается язык HDL, используемый для формирования моделей разрабатываемого устройства. Все конфигурации системы проектирования серии Xilinx ISE обладают собственными средствами моделирования ISE Simulator, а также поддерживают систему HDL-моделирования ModelSim [1]. В большинстве случаев рекомендуется использовать один из этих инструментов моделирования, выбрав одноименную строку в выпадающем списке значений параметра Simulator. Для применения других систем моделирования, названия которых не представлены в этом списке, следует выбрать одну из строк Other с названием используемого языка HDL.
____Диалоговая панель Device Properties позволяет также определить значения параметров, управляющих выводом информации в панели Design Summary и в окне консольных сообщений Навигатора проекта. Для этих параметров рекомендуется оставить значения по умолчанию.
____После определения значений всех параметров в диалоговой панели Device Properties, следует нажать клавишу Далее (Next), которая находится в нижней части этой панели. В результате отображается следующая диалоговая панель «мастера» New Project Wizard с заголовком Create New Source, которая предоставляет возможность создания нового модуля исходного описания разрабатываемого устройства и его включения в состав формируемого проекта. Как правило, сначала создаётся основа модуля исходного описания верхнего уровня проекта, для чего следует нажать кнопку New Source. В результате открывается диалоговая панель Select Source Type, в которой необходимо выбрать тип нового модуля, задать его имя и указать местоположение создаваемого файла на диске.
____В первую очередь, рекомендуется установить тип создаваемого исходного модуля: в предложенном списке диалоговой панели Select Source Type найти соответствующую строку и щёлкнуть на ней левой кнопкой мыши. Содержание списка возможных типов исходных модулей зависит от выбранного семейства ПЛИС и средств синтеза, используемых в проекте. Затем необходимо активизировать поле редактирования названия модуля (файла) File Name и ввести название файла, соблюдая такие же правила, как для названия проекта. Название создаваемого модуля должно начинаться с буквы. Расширение названия файла устанавливается автоматически в соответствии с выбранным типом модуля. Местоположение создаваемого модуля на диске указывается в поле редактирования Location диалоговой панели Select Source Type. По умолчанию предлагается рабочий каталог формируемого проекта. Для всех создаваемых модулей исходного описания проекта рекомендуется использовать именно этот каталог. Особое внимание следует обратить на состояние индикатора автоматического включения модуля в состав проекта Add to project. Если флаг индикатора установлен (по умолчанию поле индикатора отмечено маркером), то созданный модуль автоматически включается в состав формируемого проекта. Для изменения этого параметра достаточно щёлкнуть левой кнопкой мыши, поместив курсор на поле индикатора.
____Установка значений всех необходимых параметров основы создаваемого модуля завершается нажатием клавиши Далее (Next), которая находится в нижней части диалоговой панели Select Source Type. После этого для большинства видов создаваемых модулей открывается информационная панель New Source Wizard – Summary, где отображаются установленные значения основных параметров создаваемого модуля исходного описания проекта. Для внесения какихлибо изменений следует воспользоваться кнопкой Назад (Back), расположенной в нижней части этой информационной панели. Если все значения параметров указаны правильно, необходимо нажать кнопку Готово (Finish) в нижней части информационной панели New Source Wizard – Summary. Вслед за этим на экран вновь выводится диалоговая панель создания нового исходного модуля Create New Source, в которой отображается название созданного модуля. В этой панели следует нажать клавишу Далее (Next), после чего на экране появляется очередная диалоговая панель New Project Wizard с заголовком Add Existing Sources, которая позволяет включить в состав формируемого проекта существующие модули исходного описания, в том числе созданные в предыдущих проектах.
____Чтобы добавить существующий модуль в состав нового проекта, следует воспользоваться кнопкой Add Source, после чего отображается стандартная панель диалога открытия файла. В ней необходимо найти требуемую папку и выбрать соответствующий файл, подтвердив сделанный выбор нажатием клавиши Открыть (Open), после чего название этого файла автоматически заносится в таблицу, расположенную в диалоговой панели Add Existing Sources. В первой колонке данной таблицы с названием Source File отображается название включаемого файла. Вторая колонка Copy to Project содержит индикатор автоматического копирования модуля в состав проекта. Если флаг установлен (поле индикатора помечено маркером), то включаемый модуль автоматически копируется в рабочий каталог создаваемого проекта. Рассмотренную процедуру необходимо повторить для всех модулей, включаемых в состав нового проекта. Когда все требуемые модули добавлены, следует нажать кнопку Далее (Next), расположенную в нижней части диалоговой панели Add Existing Sources. В результате появляется информационная панель Project Summary, в которой отображаются установленные значения основных параметров создаваемого проекта. Кнопка Назад (Back), расположенная в нижней части информационной панели Project Summary, позволяет вернуться к предыдущей диалоговой панели, чтобы изменить значение какого-либо параметра.
____Для завершения процесса формирования нового проекта следует нажать кнопку Готово (Finish) в нижней части информационной панели Project Summary. После этого созданный проект автоматически открывается в рабочей области Навигатора проекта и в области расположения рабочих окон отображается подробная информация о новом проекте. Кроме того, в окне исходных модулей добавляется пиктограмма, соответствующая типу нового модуля, основа которого была сформирована с помощью диалоговой панели Create New Source.
____Следует отметить, что это – только основа (заготовка) модуля исходного описания. Его содержимое формируется далее с помощью программы пакета САПР серии Xilinx ISE, соответствующей типу созданного модуля, например, схемотехнического или текстового редактора, редактора диаграмм состояний State Cad, генератора тестов HDL Bencher, редактора временных и топологических ограничений Constraints Editor. Данная программа автоматически запускается после создания нового проекта, и в области расположения рабочих окон открывается соответствующее новое окно, предназначенное для формирования содержимого созданного модуля исходного описания проектируемого устройства. В окне исходных модулей Навигатора проекта также появляются пиктограммы, которые соответствуют тем файлам исходного описания, которые были добавлены в состав проекта с помощью диалоговой панели Add Existing Sources. Перед включением этих файлов в проект на экран выводится диалоговая панель Adding Source Files, в которой приведена информация о статусе добавляемых модулей. Для всех добавленных модулей в табличной форме указываются названия этапов проектирования, с которыми они связаны. Если варианты, предлагаемые по умолчанию в этой панели, не (полностью) соответствуют типам включаемых модулей, следует воспользоваться соответствующим полем выбора, расположенным в колонке Association, и в выпадающем списке этого поля указать приемлемый вариант.
____Следующий этап разработки цифрового устройства на основе ПЛИС фирмы Xilinx, в котором выполняется формирование содержимого модулей исходного описания различного типа, будет рассмотрен в третьей части курса.


Литература.

1. Зотов В. Средства проектирования встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС фирмы Xilinx. Современная электроника. 2006. №№ 7-9.

2. Кузелин М. О., Кнышев Д. А., Зотов В. Ю. Современные семейства ПЛИС фирмы Xilinx. Справочное пособие. Горячая линия – Телеком. 2004г.

3. Зотов В. Ю. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx. Горячая линия – Телеком. 2006г.

4. CPLD Applications. Cuide Xilinx Inc., 2006.

5. CPLD Application Cuide Handbook. Xilinx Inc., 2006.

6. Virtex-II Pro Platform FPGA Handbook. Xilinx Inc., 2002.

7. Virtex-4 Handbook. Xilinx Inc. 2004.

8. The Ultimate System Integration Platform: Virtex-5 LX and LXT Platforms Handbook. Xilinx Inc., 2006.

9. Spartan-3 Platform FPGA Handbook. Xilinx Inc., 2003.

10. Spartan-3E FPGA Family: Complete Data Sheet.

11. Spartan-3/3E Starter Kit Resource CD.


Продолжение в следующем посте...




.

_________________
"ЛП & ТИ"
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Viktor2312 в Сб Окт 12 2019, 11:20

33
.
Практический курс сквозного проектирования цифровых устройств на основе ПЛИС фирмы Xilinx.


(часть 3)
Валерий Зотов


____________________________________________________________________________________________________
____В третьей части курса описан процесс подготовки исходных описаний разрабатываемого устройства в форме принципиальных схем в САПР серии Xilinx ISE. Приводится последовательность операций, выполняемых в интегрированном схемотехническом редакторе в ходе создания новой принципиальной схемы и её последующего редактирования. Рассмотрен процесс автоматической генерации условных графических образов (УГО) для сформированных схем.
____________________________________________________________________________________________________


Последовательность выполнения операций при создании схемотехнического описания проектируемого устройства.

____Для создания принципиальной схемы разрабатываемого устройства или его функциональных блоков необходимо, прежде всего, выполнить процедуру подготовки основы нового исходного модуля, рассмотренную в предыдущей статье. Запуск этой процедуры может осуществляться не только с помощью диалоговой панели «мастера» New Project Wizard с заголовком Create New Source, но и командой New Source из раздела Project основного меню Навигатора проекта (Project Navigator) или кнопкой, расположенной на оперативной панели управления. При указании типа создаваемого модуля исходного описания проекта, в предложенном списке диалоговой панели Select Source Type следует выбрать строку Schematic.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 009_xi10

После генерации основы формируемого модуля исходного описания, в области расположения рабочих окон Навигатора проекта автоматически открывается новое окно схемотехнического редактора, на закладке которого отображается название создаваемой схемы.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 010_xi10

____Кроме того, в окне исходных модулей проекта Sources Window добавляется страница библиотек компонентов Symbols, а в окне процессов Processes Window – страница дополнительных параметров Options. В дополнение к оперативной панели управления появляется инструментальная панель, содержащая группу кнопок быстрого доступа, которые предназначены для управления режимами работы схемотехнического редактора. В основное меню Навигатора проекта добавляются пункты Add и Tools, которые открывают доступ к соответствующим всплывающим меню, содержащим команды управления схемотехнического редактора.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 011_xi10

____Процесс создания принципиальной схемы проектируемого устройства в схемотехническом редакторе САПР серии Xilinx ISE включает в себя выполнение следующих операций:

  • ввод условных графических образов (УГО) элементов схемы;

  • выполнение всех необходимых соединений в виде проводников и шин;

  • ввод имён цепей и шин;

  • установка маркеров, определяющих назначение интерфейсных цепей, используемых для подключения «внешних» элементов или выводов ПЛИС;

  • ввод необходимых атрибутов;

  • формирование вспомогательных графических изображений и текстовых комментариев на страницах схемы (оформление документации в соответствии с принятыми нормами);

  • проверка сформированной схемы и сохранение её в соответствующем файле на жёстком диске.

____Порядок выполнения операций может быть произвольным, но приведённая последовательность является оптимальной.
____Прежде чем приступить к созданию схемы, рекомендуется проверить и при необходимости изменить параметры страницы. Для этого следует активировать диалоговую панель общих параметров схемы Schematic Properties, поместив курсор на поле чертежа и дважды щёлкнув левой кнопкой мыши.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 012_xi10

Эта диалоговая панель содержит два поля: списка групп параметров Category и таблицы значений Schematic Properties. Изначально в панели Category выбран параметр Sheets (Страницы). Таблица значений этого параметра состоит из двух столбцов. В первом столбце указан номер страницы Name, а во втором – её размеры Size. Каждая ячейка колонки Size представляет собой поле выбора формата соответствующей страницы схемы. По умолчанию для страниц новой схемы предлагается формат С (22' × 17'). Для изменения формата страницы необходимо нажать кнопку управления выпадающим списком в поле выбора размеров страницы, после чего будет выведен список доступных значений этого параметра. В этом списке следует выбрать строку, в которой указано условное обозначение требуемого формата страницы и его размеры.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 013_xi10

После этого новые размеры страницы отображаются в соответствующем поле таблицы. Выполненные изменения параметров страницы вступают в силу только после нажатия клавиши ОК или Apply, расположенной в нижней части диалоговой панели Schematic Properties.


Ввод условных графических образов элементов принципиальной схемы.

____При открытии окна схемотехнического редактора активизирован основной режим - выбор объекта, который установлен по умолчанию. В этом режиме осуществляется выделение, перемещение и удаление элементов схемы, а также просмотр и редактирование их параметров. Для удобства работы со схемой в процессе её создания и редактирования, рекомендуется выбрать соответствующий масштаб изображения в рабочей области схемотехнического редактора. Изменение масштаба осуществляется с помощью кнопок и на оперативной панели управления или командами Zoom In и Zoom Out из всплывающего меню Zoom, доступ к которому открывает пункт View основного меню.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 014_xi10

____Для активизации режима ввода символов (УГО) компонентов создаваемой схемы предназначена кнопка:

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 015_xi10

на инструментальной панели, а также команда Symbol, которая находится во всплывающем меню Add.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 016_xi10

Указанный режим автоматически включается при выборе символа на странице библиотек компонентов Symbols в окне исходных модулей проекта. Прежде всего, на этой странице необходимо выбрать нужную функциональную группу символов библиотеки компонентов в поле Categories, поместив курсор на строку с её названием и щёлкнув левой кнопкой мыши. Если требуемая категория символов отсутствует в видимой части списка, необходимо воспользоваться элементами вертикальной прокрутки с правой стороны поля выбора. Далее, тем же способом в поле Symbols выбирается искомый компонент, после чего указатель мыши следует переместить на поле чертежа. При этом к курсору мыши привязывается контурное изображение выбранного компонента, которое перемещается вместе с указателем.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 017_xi10

____Для получения повёрнутого и/или зеркального изображения символа на поле чертежа следует нажать кнопку, находящуюся в правой части поля выбора Orientation, выбрать из выпадающего списка требуемый угол поворота и форму представления УГО. После этого контурное изображение символа, привязанное к курсору, примет выбранную ориентацию. Тот же результат может быть получен при использовании соответствующих кнопок инструментальной панели. Если на схеме требуется поместить символ в зеркально отражённом виде, необходимо нажать кнопку:

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 018_xi10

Для получения изображения символа, повёрнутого на 90° по часовой стрелке относительно текущей ориентации, необходимо воспользоваться кнопкой.

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 019_xi10

Далее следует поместить указатель с изображением элемента в соответствующее место страницы схемы и зафиксировать его, щёлкнув левой кнопкой мыши. В случае успешного выполнения указанных операций на поле чертежа появляется детальное изображение выбранного компонента.
____После фиксации символа на поле чертежа курсор по-прежнему сохраняет контурное изображение элемента, поэтому если в схеме используется несколько экземпляров текущего выбранного компонента, необходимо поместить указатель на место предполагаемого расположения следующей копии УГО и вновь щёлкнуть левой кнопкой мыши. После ввода текущего компонента следует повторить процедуру выбора символа из списка для следующего элемента схемы, переместив курсор мыши на страницу библиотек символов Symbols в окне исходных модулей проекта. Аналогичным образом на поле чертежа УГО размещают все компоненты схемы. При попытке недопустимого расположения символа его изображение не фиксируется на поле чертежа и выводится окно сообщения об ошибке. Возможны следующие ошибки расположения символов: изображение компонента выходит за пределы страницы; один из контактов вводимого символа накладывается на контакт уже имеющегося УГО компонента или на место пересечения двух не соединяющихся проводников. Для выключения режима ввода УГО компонентов необходимо нажать кнопку:

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 020_xi10

на инструментальной панели, в результате будет автоматически установлен основной режим работы редактора схем.
____При вводе символов компонентов схемы следует обратить внимание на возможность установки входных (IBUF), выходных (OBUF) или двунаправленных (IOBUF) буферных элементов в цепях, подключаемых к выводам кристалла. Для цепей синхронизации необходимо применять глобальные буферные элементы (BUFG…). В этом случае для распределения тактовых сигналов внутри кристалла будут задействованы глобальные цепи синхронизации, обеспечивающие минимальные значения задержек распространения и временных перекосов. Если буферные элементы не были установлены в схеме, необходимо указать режим их автоматического подключения.
____Следующий шаг в процессе создания схемы – выполнение всех необходимых соединений. Для этого в схемотехническом редакторе используются проводники (Wire) и шины (Bus).


Выполнение соединений компонентов принципиальной схемы с помощью проводников.

____Включение режима ввода проводников производится нажатием кнопки:

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 021_xi10

на инструментальной панели или при выборе команды Wire из выпадающего меню Add. Формирование цепи начинается с фиксации стартовой точки, которая может располагаться на свободном месте поля чертежа или совпадать с контактом вывода одного из компонентов. Для этого следует поместить курсор мыши в требуемую точку на поле чертежа и щёлкнуть левой кнопкой мыши. Дальнейшая последовательность действий зависит от режима трассировки цепей на изображении схемы; этот режим выбирается с помощью кнопок на странице дополнительных параметров Options в окне процессов.
____

_________________
"ЛП & ТИ"
Viktor2312
Viktor2312
Гуру+

Сообщения : 11953
Дата регистрации : 2012-08-10
Возраст : 40
Откуда : Пятигорск

Вернуться к началу Перейти вниз

Изучаем основы VHDL, ISE, ПЛИС Xilinx. - Страница 2 Empty Re: Изучаем основы VHDL, ISE, ПЛИС Xilinx.

Сообщение  Спонсируемый контент

34

Спонсируемый контент


Вернуться к началу Перейти вниз

Страница 2 из 2 Предыдущий  1, 2

Вернуться к началу


 
Права доступа к этому форуму:
Вы не можете отвечать на сообщения